舉一個(gè)分?jǐn)?shù)時(shí)鐘分頻的例子，就可以理解FCD的概念。

假設(shè)時(shí)鐘分頻為1.3 - 這樣時(shí)鐘的最小頻率fmin= 1.5，最大頻率fmax= 1

也就是說：輸出時(shí)鐘的10個(gè)周期=輸入時(shí)鐘的13個(gè)周期

設(shè)最小頻率的輸出時(shí)鐘周期數(shù)為X

設(shè)最大頻率的輸出時(shí)鐘周期數(shù)為Y

因此

x + y = 10

1.5 x + Y = 13

由此我們解出

x = 6 y =4

這樣，6×1.5=9個(gè)輸入時(shí)鐘周期，將除以1.5， 4個(gè)輸入時(shí)鐘周期將除以1。 1.3分頻的波形圖如下所示。這些分頻器常常用于逐級(jí)時(shí)鐘頻率切換，防止在瞬間出現(xiàn)高電流消耗（這可能導(dǎo)致晶體管的Vdd口出現(xiàn)異常電壓下降或上升，破壞設(shè)計(jì)，并可能引起芯片復(fù)位）。時(shí)鐘頻率的步長隨著設(shè)計(jì)中每單位時(shí)間允許的最大頻率增加或減少。

圖9：分?jǐn)?shù)時(shí)鐘分頻。

本文結(jié)論

本文向人們展示了目前大多數(shù)設(shè)計(jì)中都使用的基本可配置時(shí)鐘分頻器。盡管實(shí)施方案可能會(huì)有所不同，但是可配置分頻器的基本思路是一致的。由于每種時(shí)鐘分頻器各有優(yōu)點(diǎn)和局限性，設(shè)計(jì)人員在選擇時(shí)鐘分頻器類型時(shí)需要格外注意。雖然穿通時(shí)鐘方案使DFT時(shí)鐘更加簡單，其占空比局限性給時(shí)序團(tuán)隊(duì)在分頻時(shí)鐘域關(guān)閉關(guān)鍵的半周期路徑時(shí)留下了繁瑣的工作。基于多路選擇器的分頻器提供50％占空比的輸出時(shí)鐘，但可能使DFT時(shí)鐘變得復(fù)雜。因此，如果在設(shè)計(jì)早期，從功能，DFT和時(shí)序方面詳細(xì)了解和分析時(shí)鐘的關(guān)鍵性因素，避免時(shí)鐘架構(gòu)變化，可能會(huì)在之后的時(shí)序收斂階段帶來意想不到的驚喜。