（文章來源：EEWORLD）

物聯(lián)網(wǎng)AI、嵌入式視覺、硬件安全、5G通信、工業(yè)和汽車自動化等新興應(yīng)用正在重新定義開發(fā)人員設(shè)計網(wǎng)絡(luò)邊緣產(chǎn)品的硬件要求。

萊迪思的研發(fā)工程師幾年前就開始著手FPGA開發(fā)工藝的創(chuàng)新，旨在為客戶提供具備上述特性的硬件平臺。最終萊迪思成為業(yè)界首個支持28nm全耗盡型絕緣體上硅（FD-SOI）工藝的低功耗FPGA供應(yīng)商。該工藝由三星研發(fā)，與如今大多數(shù)半導(dǎo)體芯片采用的bulkCMOS工藝有些類似，但優(yōu)勢更為顯著，能在顯著降低器件尺寸和功耗的同時，大幅提升性能和穩(wěn)定性。

除了支持全新的制造平臺，萊迪思還依托其低功耗、小尺寸FPGA領(lǐng)先開發(fā)商的行業(yè)經(jīng)驗，在系統(tǒng)設(shè)計的各個層面（從完善的系統(tǒng)解決方案到FPGA架構(gòu)，再到電路）取得創(chuàng)新，進(jìn)一步降低功耗，減小FPGA尺寸，同時提升系統(tǒng)性能。全新的制造工藝與多個層面的創(chuàng)新催生了萊迪思Nexus?FPGA開發(fā)平臺。

FD-SOI工藝讓萊迪思的工程師能夠開發(fā)全新電路設(shè)計，充分發(fā)揮該工藝的固有優(yōu)勢。其優(yōu)勢之一就是FD-SOI支持可編程基體偏壓（body?bias），這是一種位于晶體管基體上的塊電阻，能讓開發(fā)人員在晶體管運行期間進(jìn)行動態(tài)調(diào)節(jié)。萊迪思的研發(fā)團(tuán)隊發(fā)明的可編程基體偏壓，能夠根據(jù)設(shè)計的功耗和散熱管理需要，讓器件以高性能模式或低功耗模式運行。只需通過軟件開關(guān)即可控制運行模式。開發(fā)人員通過對基體偏壓進(jìn)行編程實現(xiàn)高性能或低功耗之間的切換，可以優(yōu)化FPGA的功耗/性能，更好地滿足應(yīng)用的功耗和散熱管理需求。

為了支持AI等網(wǎng)絡(luò)邊緣新興技術(shù)，設(shè)備的開發(fā)人員需要讓系統(tǒng)更加智能。他們的做法是為系統(tǒng)集成更多智能功能，從而讓設(shè)備在網(wǎng)絡(luò)邊緣端執(zhí)行實時數(shù)據(jù)處理和分析。然而AI的設(shè)計人員面臨諸多挑戰(zhàn)。AI推理算法需要大量計算，還要求具備大型存儲模塊在本地存儲數(shù)值用于計算。以前AI解決方案的開發(fā)人員需要高水平的DSP來實現(xiàn)算法時，他們往往選擇外部資源，如系統(tǒng)中或者云端的另一個處理器。然而在片外執(zhí)行AI計算會導(dǎo)致數(shù)據(jù)延遲，此外將客戶數(shù)據(jù)發(fā)送到云端還會引發(fā)數(shù)據(jù)隱私問題和安全隱患。

有了NexusFPGA技術(shù)平臺，萊迪思可以通過集成更大的RAM和優(yōu)化的DSP模塊在本地存儲數(shù)據(jù)和執(zhí)行計算解決延遲問題。NexusFPGA比之前的萊迪思FPGA性能提升了一倍（同時功耗降低一半），因此開發(fā)人員可以在網(wǎng)絡(luò)邊緣實現(xiàn)AI推理算法。網(wǎng)絡(luò)邊緣AI推理的潛在應(yīng)用包括自動工業(yè)機(jī)器人、ADAS系統(tǒng)、安防攝像頭和智能門鈴等。

通常的半導(dǎo)體器件由于高能粒子（如宇宙射線和α粒子）撞擊晶體管，性能會受到損害；這一現(xiàn)象被稱為軟錯誤。從軟錯誤中恢復(fù)需要重置FPGA，這對于那些不允許系統(tǒng)中斷哪怕幾毫秒的關(guān)鍵應(yīng)用而言，顯然不適用。為了解決這一難題，采用bulkCMOS工藝開發(fā)的器件通常會使用一些功能來校正軟錯誤，例如片上軟錯誤校正（SEC）和錯誤代碼校正（ECC）模塊。萊迪思基于Nexus平臺的FPGA不僅支持以上功能，還擁有一層極薄的氧化物（得益于FD-SOI工藝）保護(hù)FPGA中的晶體管，防止高能粒子對基底產(chǎn)生影響。因此基于萊迪思Nexus技術(shù)平臺開發(fā)的FPGA與同類FPGA產(chǎn)品相比，軟錯誤率可降低100多倍。

萊迪思Nexus技術(shù)平臺還能滿足網(wǎng)絡(luò)邊緣設(shè)備不斷精簡尺寸的需求。許多FPGA廠商都在設(shè)計產(chǎn)品用于數(shù)據(jù)中心（云端）的數(shù)據(jù)分析應(yīng)用，它們的架構(gòu)很大，不適用于邏輯單元的數(shù)量較少的小型FPGA。萊迪思則專注開發(fā)小型、低功耗的FPGA，創(chuàng)造了緊湊的FPGA架構(gòu)，其器件的物理尺寸比相似邏輯密度的FPGA競品小十倍之多。

除了Nexus技術(shù)平臺上晶體管結(jié)構(gòu)的創(chuàng)新之外，萊迪思還研究了設(shè)計過程中更高層次的抽象設(shè)計，以了解如何幫助客戶在其應(yīng)用設(shè)計中快速輕松地應(yīng)用NexusFPGA。萊迪思已經(jīng)創(chuàng)建或購買并驗證了易于使用、直觀的設(shè)計軟件、預(yù)先設(shè)計的軟IP模塊、評估板、套件以及完整的參考設(shè)計等資源，從而實現(xiàn)萊迪思目標(biāo)市場（通信、計算、工業(yè)、汽車和消費電子）的各類常見應(yīng)用，包括傳感器聚合、傳感器橋接和圖像處理。

CrossLink-NX?作為采用萊迪思Nexus技術(shù)平臺開發(fā)的首個新產(chǎn)品系列，將迎來巨大機(jī)遇。全新的CrossLink-NXFPGA繼承了CrossLink系列FPGA在視頻信號橋接、拆分和聚合等應(yīng)用中的優(yōu)勢，同樣支持所有視頻信號應(yīng)用。得益于萊迪思Nexus開發(fā)平臺，CrossLink-NXFPGA系列具有更高的存儲邏輯比、更優(yōu)化的DSP、更多的邏輯單元和更快的I/O，能夠使用AI算法處理視頻數(shù)據(jù)，運行速度是之前FPGA的兩倍。此外，在工業(yè)和汽車應(yīng)用中，CrossLink-NX的尺寸比上一代產(chǎn)品小了10倍，軟錯誤率最高降低100倍，大幅提升了可靠性。

如今，快速發(fā)展的網(wǎng)絡(luò)邊緣設(shè)備市場在要求更高性能和可靠性的同時，希望設(shè)備具有低功耗和小尺寸的特性。萊迪思向來注重幫助開發(fā)人員將智能、低功耗網(wǎng)絡(luò)邊緣設(shè)備推向市場，服務(wù)各類應(yīng)用。隨著Nexus平臺的推出，萊迪思半導(dǎo)體可以快速開發(fā)新的FPGA，開發(fā)人員也可以加速產(chǎn)品開發(fā)，滿足新的市場需求。萊迪思Nexus平臺的推出，重新定義了開發(fā)人員對小型、低功耗FPGA的期望。
? ? ? （責(zé)任編輯：fqj）