數(shù)據(jù)中心處理器采用Chiplet有何優(yōu)勢？

生成式人工智能和大模型的驅(qū)動(dòng)下，我們正置身于一個(gè)算力領(lǐng)域千載難逢的拐點(diǎn)：一個(gè)類似于個(gè)人電腦、互聯(lián)網(wǎng)、移動(dòng)設(shè)備和云誕生的時(shí)刻。

2023-11-07 標(biāo)簽：英特爾gpu服務(wù)器 1099 0

Chiplet技術(shù)的出現(xiàn)帶來了芯片設(shè)計(jì)的三大新趨勢

1958年9月12日，溫和的巨人杰克?基爾比(Jack Kilby)發(fā)明了集成電路，當(dāng)時(shí)沒有人知道，這項(xiàng)發(fā)明會(huì)給人類世界帶來如此大的改變。

2024-03-18 標(biāo)簽：集成電路信號(hào)處理ASIC設(shè)計(jì) 1097 0

先進(jìn)封裝 Chiplet 技術(shù)與 AI 芯片發(fā)展

共讀好書 張志偉 田果 王世權(quán) 摘要： AI芯片是被專門設(shè)計(jì)用于加速人工智能計(jì)算任務(wù)的集成電路。在過去幾十年里，AI芯片經(jīng)歷了持續(xù)的演進(jìn)和突破，促進(jìn)著人...

2023-12-08 標(biāo)簽：芯片封裝AI 1076 0

存算一體+Chiplet能否應(yīng)對(duì)AI大算力和高能耗的挑戰(zhàn)？

據(jù)統(tǒng)計(jì)預(yù)測，全球算力需求呈現(xiàn)高速發(fā)展態(tài)勢。2021年，全球計(jì)算設(shè)備算力總規(guī)模達(dá)到615EFLOPS(每秒一百京次(=10^18)浮點(diǎn)運(yùn)算);到2025年...

2023-05-22 標(biāo)簽：芯片集成電路AI 1020 0

探討Chiplet封裝的優(yōu)勢和挑戰(zhàn)

Chiplet，就是小芯片/芯粒，是通過將原來集成于同一系統(tǒng)單晶片中的各個(gè)元件分拆，獨(dú)立為多個(gè)具特定功能的Chiplet，分開制造后再透過先進(jìn)封裝技術(shù)將...

2023-07-06 標(biāo)簽：元器件cpugpu 1002 0

通過Level和Step兩方面剖析現(xiàn)代電子集成技術(shù)

芯片上的集成，封裝內(nèi)的集成，PCB板級(jí)集成，是電子集成的三個(gè)層次。每一個(gè)層次的集成，都分為不同的環(huán)節(jié)。這篇文章，我們從層次-Level和環(huán)節(jié)-Step兩...

2023-11-15 標(biāo)簽：集成電路pcb電子系統(tǒng) 996 0

基于5nm工藝的全新AmpereOne系列處理器解析

“AmpereOne系列處理器意味著“更多”——更多內(nèi)核、更多 IO、更多內(nèi)存、更高性能和更多云功能?！?Jeff Wittich表示，憑借8通道DDR...

2023-06-15 標(biāo)簽：處理器cpu數(shù)據(jù)中心 987 0

寒武紀(jì)思元370芯片參數(shù)特性詳解

寒武紀(jì)首次采用chiplet技術(shù)將2顆AI計(jì)算芯粒封裝為一顆AI芯片，通過不同芯粒組合規(guī)格多樣化的產(chǎn)品，為用戶提供適用不同場景的高性價(jià)比AI芯片。

2025-04-24 標(biāo)簽：寒武紀(jì)AI芯片chiplet 970 0

UCIe為后摩爾時(shí)代帶來什么？

隨著摩爾定律的失效，芯片集成度的提高遇到了困難。英特爾（Intel）創(chuàng)始人之一戈登·摩爾（Gordon Moore）于上世紀(jì)60年代提出，芯片集成度每1...

2023-05-29 標(biāo)簽：芯片摩爾定律晶體管 947 0

解鎖Chiplet潛力:封裝技術(shù)是關(guān)鍵

如今，算力極限挑戰(zhàn)正推動(dòng)著芯片設(shè)計(jì)的技術(shù)邊界。Chiplet的誕生不僅僅是技術(shù)的迭代，更是對(duì)未來芯片架構(gòu)的革命性改變。然而，要真正解鎖Chiplet技術(shù)...

2025-01-05 標(biāo)簽：封裝chiplet 939 0

如何在3DICC中基于虛擬原型實(shí)現(xiàn)多芯片架構(gòu)探索

Chiplet多芯片系統(tǒng)將多個(gè)裸芯片集成在單個(gè)封裝中，這對(duì)于系統(tǒng)架構(gòu)的設(shè)計(jì)來說增加了新的維度和復(fù)雜性，多芯片系統(tǒng)的設(shè)計(jì)貫穿著系統(tǒng)級(jí)協(xié)同設(shè)計(jì)分析方法。

2023-11-20 標(biāo)簽：芯片封裝仿真 910 0

基于Chiplet方式的集成3D DRAM存儲(chǔ)方案

新能源汽車、5G、可穿戴設(shè)備等領(lǐng)域的不斷發(fā)展，對(duì)芯片性能的需求越來越高，采用先進(jìn)封裝技術(shù)的 Chiplet 成為了芯片微縮化進(jìn)程的“續(xù)命良藥”。

2023-06-14 標(biāo)簽：DRAMDDR3可穿戴設(shè)備 909 0

淺談Chiplet技術(shù)落地的前景與挑戰(zhàn)

傳統(tǒng)SoC各功能模塊必須統(tǒng)一工藝制程，導(dǎo)致需要同步進(jìn)行迭代，而Chiplet則可以對(duì)芯片上部分單元在工藝上進(jìn)行最優(yōu)化的迭代，集成應(yīng)用較為廣泛和成熟的裸片...

2023-04-17 標(biāo)簽：摩爾定律edachiplet 899 0

解讀AMD的“分布式幾何”新專利（GPU的完全小芯片方法）

AMD 的專利詳細(xì)介紹了一種方法，即放棄中央處理器，用多個(gè)小芯片取代單個(gè)硅塊，每個(gè)小芯片處理自己的任務(wù)。渲染指令以稱為命令列表的長序列發(fā)送到 GPU，其...

2023-12-06 標(biāo)簽：處理器amdgpu 892 0

AMD下一代FPGA Chiplet關(guān)鍵技術(shù)分析

模擬有數(shù)十億個(gè)晶體管的現(xiàn)代SoC相當(dāng)耗費(fèi)資源，依芯片大小和復(fù)雜性，可能需要跨越多個(gè)機(jī)架、數(shù)十甚至數(shù)百個(gè)FPGA。

2024-01-03 標(biāo)簽：fpgaamdsoc 848 0

Chiplet技術(shù)能否成為汽車芯片的救贖之路

芯?？梢葬槍?duì)特定功能進(jìn)行優(yōu)化，這可以幫助汽車制造商利用已在多種車輛設(shè)計(jì)中得到驗(yàn)證的技術(shù)滿足可靠性、安全性和安保要求。此外，它們還可以縮短上市時(shí)間并最終降...

2024-02-21 標(biāo)簽：socAI瑞薩電子 794 0

集成電路發(fā)展突破口——集成系統(tǒng)

摩爾定律已面臨物理、技術(shù)與成本極限的多重挑戰(zhàn)，集成電路在沿著摩爾定律預(yù)測的尺寸縮小路徑艱難發(fā)展的同時(shí)，亟需開辟新的方向。

2023-06-20 標(biāo)簽：摩爾定律集成系統(tǒng)chiplet 779 0

Chiplet技術(shù)的最佳實(shí)踐者或解決方案是什么？

PDK 提供了開發(fā)平面芯片所需的適當(dāng)詳細(xì)程度，將設(shè)計(jì)工具與制造工藝相結(jié)合，以實(shí)現(xiàn)可預(yù)測的結(jié)果。但要讓該功能適用于具有異構(gòu)小芯片的PDK，要復(fù)雜很多倍。

2024-04-23 標(biāo)簽：pcb半導(dǎo)體封裝終端系統(tǒng) 755 0