14位125Msps模數(shù)轉(zhuǎn)換器ADS5500及其應(yīng)用

摘要：本文介紹了ADS5500的性能特點和設(shè)計考慮，并對其在視頻信號處理方面的應(yīng)用作了簡要說明。

概述

近年來，隨著數(shù)字信號處理技術(shù)的迅速發(fā)展和新理論、新算法的不斷涌現(xiàn)，加之數(shù)字信號處理器件性能的全面提高，使實際系統(tǒng)對模數(shù)轉(zhuǎn)換器的要求越來越高。因此，在實際的應(yīng)用中，一般都要求模數(shù)轉(zhuǎn)換器必須同時具備很高的采樣率和精度、很大的動態(tài)范圍、極寬的頻率響應(yīng)范圍和靈活的數(shù)字接口。

ADS5500是TI公司開發(fā)的一款14位分辨率、125MSPS采樣速率的高性能模數(shù)轉(zhuǎn)換器，芯片為64引腳TQFP PowerPAD封裝。為實現(xiàn)更高的系統(tǒng)集成度，其內(nèi)部還包括有寬帶寬的線性采樣/保持和內(nèi)部基準電壓源的完整轉(zhuǎn)換解決方案。100MHz時ADS5500的信噪比(SNR)為70dB，無失真動態(tài)范圍(SFDR)為82dB，差分輸入電壓為2.2Vpp，工作電壓為3.3V(單極性)，且功耗僅為750mW。內(nèi)部基準電壓源簡化了系統(tǒng)設(shè)計，并行CMOS兼容數(shù)據(jù)輸出接口確保了與普通邏輯電路的無縫連接，方便了與數(shù)字信號處理器的連接。其內(nèi)部結(jié)構(gòu)框圖示于圖1。

圖1 ADS5500的內(nèi)部結(jié)構(gòu)框圖

圖2 ADS5500工作信號時序

圖3 模擬輸入部分

設(shè)計考慮

ADS5500是一款低功耗、采樣率為125MSPS的14位流水線模數(shù)轉(zhuǎn)換器，僅需一個3.3V的單極性電源就可正常工作。數(shù)據(jù)轉(zhuǎn)換過程啟動于時鐘信號波形的上升沿，一旦模擬信號被轉(zhuǎn)換器的采樣/保持部分捕獲后，輸入信號的采樣過程被依序分割為一系列的流水線操作，使時鐘信號的上升沿和下降沿都能進行數(shù)據(jù)的轉(zhuǎn)換工作。從輸入模擬信號到輸出14位的數(shù)據(jù)需要16個時鐘周期的延遲。圖2給出了ADS5500輸入、輸出信號和時鐘波形的對應(yīng)時序。

輸入配置

ADS5500的模擬輸入部分主要由一個差分跟蹤/保持放大器和開關(guān)電容組成(圖3)。

差分輸入技術(shù)確保了高采樣率條件下的高性能，同時也帶來了非常高的可用輸入帶寬，這一點對于某些中頻采樣或欠采樣應(yīng)用尤為重要。

對于低頻輸入信號的輸入配置可以采用差分輸入/輸出放大器(如OPA695)，用來簡化前端驅(qū)動電路。這種配置的優(yōu)點在于其具有較大的靈活性，放大器可用來完成模擬輸入信號的極性轉(zhuǎn)換(單極性~差分)、信號放大及ADC的前端預(yù)濾波等工作。

基準源電路

ADS5500的內(nèi)基準電壓源簡化了電路板的電路布局，對此，板上可不用其它附加電路。但從優(yōu)化性能的角度考慮，可在REFP和REFM引腳上各連接1個1mF的電容器并接地。此外，為更好設(shè)置芯片的工作電流，還應(yīng)在IREF引腳上連接1個47Ω的電阻，并與AGND引腳相連(圖4)。

圖4 REFP、REFM和IREF引腳優(yōu)化系統(tǒng)性能

圖5 時鐘輸入信號引腳連接電路

圖6 ADS5500構(gòu)建實時圖像處理系統(tǒng)

時鐘輸入信號

芯片的時鐘輸入信號可以是單極性或差分信號，普通模式下，時鐘輸入信號的電壓幅值設(shè)置為1.5V，CLKP引腳、CLKM引腳各通過5kΩ電阻與CM引腳相連(圖5)。

從實用角度考慮，選用低抖動時鐘源并對其進行相應(yīng)的帶通濾波可大大提高高頻采樣系統(tǒng)性能。芯片內(nèi)部的ADC內(nèi)核在時鐘信號波形的上升沿和下降沿都能進行數(shù)據(jù)轉(zhuǎn)換，進一步提高了芯片的工作效率。當無時鐘源或時鐘頻率低于10MSPS時，芯片將自動切換至休眠模式。

輸出選項

芯片產(chǎn)生14位的數(shù)據(jù)輸出信號(D13-D0)，1個數(shù)據(jù)就緒信號(CLKOUT引腳)和1個數(shù)據(jù)溢出指示位(OVR引腳，當輸出數(shù)據(jù)幅值超過最大值時，該位被置為1)。

通過改變DFS引腳電平可設(shè)置輸出信號的數(shù)據(jù)格式和時鐘輸出信號的極性。輸出信號的數(shù)據(jù)格式有直接二進制碼和二進制補碼兩種形式，而時鐘極性則表現(xiàn)為輸出數(shù)據(jù)在時鐘波形上升沿或下降沿有效。DFS引腳電平有四種選擇范圍，因而就有四種對應(yīng)關(guān)系。表1給出了這四種模式的對應(yīng)關(guān)系。

應(yīng)用舉例

圖6是一個實時圖像處理系統(tǒng)，CCD傳感器把原始圖像(模擬信號)送至ADS5500高頻采樣，得到高精度的數(shù)字圖像信號，再通過高速同步FIFO送入到圖像處理單元，由數(shù)字信號處理器完成圖像的處理和壓縮，并將處理后的數(shù)據(jù)顯示在液晶顯示器或CRT顯示器上。