SiC功率MOSFET內(nèi)部晶胞單元的結(jié)構(gòu)，主要有二種：平面結(jié)構(gòu)和溝槽結(jié)構(gòu)。平面SiC MOSFET的結(jié)構(gòu)，如圖1所示。這種結(jié)構(gòu)的特點是工藝簡單，單元的一致性較好，雪崩能量比較高。但是，這種結(jié)構(gòu)的中間，N區(qū)夾在兩個P區(qū)域之間，當(dāng)電流被限制在靠近P體區(qū)域的狹窄的N區(qū)中流過時，將產(chǎn)生JFET效應(yīng)，從而增加通態(tài)電阻；同時，這種結(jié)構(gòu)的寄生電容也較大。

圖1：平面SiC MOSFET的結(jié)構(gòu)

溝槽SiC MOSFET的結(jié)構(gòu)，如圖2所示。這種結(jié)構(gòu)將柵極埋入基體中，形成垂直的溝道，由于要開溝槽，工藝變得復(fù)雜，單元的一致性、雪崩能量比平面結(jié)構(gòu)差。但是，由于這種結(jié)構(gòu)可以增加單元密度，沒有JFET效應(yīng)，溝道晶面實現(xiàn)最佳的溝道遷移率，導(dǎo)通電阻比平面結(jié)構(gòu)要明顯的降低；同時，寄生電容更小，開關(guān)速度快，開關(guān)損耗非常低，因此，新一代的結(jié)構(gòu)都研究和采用這種結(jié)構(gòu)。

圖2：溝槽SiC MOSFET的結(jié)構(gòu)

溝槽結(jié)構(gòu)SiC MOSFET最主要的問題在于，由于器件工作在高壓狀態(tài)，內(nèi)部的工作電場強度高，尤其是溝槽底部，工作電場強度非常更高，很容易在局部超過最大的臨界電場強度，從而產(chǎn)生局部的擊穿，影響器件工作的可靠性，如圖3所示。

圖3：溝槽SiC MOSFET結(jié)構(gòu)內(nèi)部工作電場

因此，新一代的SiC MOSFET溝槽結(jié)構(gòu)，技術(shù)演進的方向都是如何減小溝槽底部的工作電場強度，比如Rohm的雙溝槽結(jié)構(gòu)、Infineon的非對稱溝槽結(jié)構(gòu)，等等，如圖4、圖5所示。

圖4：Rohm雙溝槽結(jié)構(gòu)

圖5：Infineon非對稱溝槽結(jié)構(gòu)

這些結(jié)構(gòu)的核心就是或在 溝槽底部增加緩沖層 ， 或把P區(qū)下移讓P和溝槽底部的N區(qū)形成耗盡層 ，如圖6、圖7所示，從而把 溝槽底部氧化層的電場，部分轉(zhuǎn)移到P區(qū)耗盡層，減小溝槽底部的電場 。

(a) P和N接觸面形成耗盡層

(b) 溝槽下部電場線

(c) 雙溝槽下部電場線

圖6：減小溝槽底部工作電場示意圖

圖7：Infineon非對稱溝槽結(jié)構(gòu)內(nèi)部電場分布(圖片來源網(wǎng)絡(luò))

平面結(jié)構(gòu)SiC MOSFET的基本工藝和各項成本占比，如圖8、圖9所示。可以看到，目前SiC晶體的襯底依然占非常大的比例，達(dá)到38%，如果加上SiC晶體的襯底的減薄和拋光工藝，比例高達(dá)50%以上。

其主要原因在于SiC生長的速慢，溫度高，工藝復(fù)雜度，容易產(chǎn)生各種晶格缺陷。Si生長速度為100 mm/小時，最大直徑450 mm， 最大厚度2 m；SiC生長的速度為100-300 um/小時，2100 °C，最大直徑150mm，最大厚度50 mm。

外延工藝的成本占比為17%左右，封裝成本的占比為11%左右；產(chǎn)品的良率導(dǎo)致的成本占比為21%。如何控制SiC MOSFET生產(chǎn)過程中產(chǎn)生的缺陷，提高生產(chǎn)過程中的良率，依然是各廠家需要面對的重要的問題，其不僅關(guān)系到產(chǎn)品的成本，更關(guān)系到產(chǎn)品在客戶應(yīng)用的可靠性。

圖8：平面結(jié)構(gòu)SiC MOSFET基本工藝

圖9：平面結(jié)構(gòu)SiC MOSFET工藝成本占比