了解圍繞這種數(shù)字通信技術(shù)的雙倍數(shù)據(jù)速率 （DDR） 內(nèi)存關(guān)鍵概念和應(yīng)用，該技術(shù)在一個(gè)時(shí)鐘周期內(nèi)傳輸兩個(gè)數(shù)據(jù)字。

與并行數(shù)據(jù)傳輸相比，串行數(shù)據(jù)傳輸具有重要優(yōu)勢，在許多系統(tǒng)中，這些優(yōu)勢足以證明添加電路是合理的： 序列化和反序列化 并行數(shù)據(jù)，以便可以作為串行數(shù)據(jù)傳輸。然而，計(jì)算機(jī)內(nèi)存是并行數(shù)據(jù)傳輸仍然普遍存在的一個(gè)應(yīng)用領(lǐng)域。因?yàn)樗麄兛梢宰x寫很多 數(shù)字信號(hào) 同時(shí)，并行接口速度很快，設(shè)計(jì)人員一直在尋找使其更快的方法。

實(shí)現(xiàn)數(shù)據(jù)傳輸速率大幅提高的一種古老但仍然相關(guān)的技術(shù)稱為雙泵浦，此功能將內(nèi)存系統(tǒng)轉(zhuǎn)變?yōu)殡p倍數(shù)據(jù)速率 （DDR） 內(nèi)存系統(tǒng)?！皢伪闷帧贝鎯?chǔ)器系統(tǒng)采用歷史悠久的策略，將數(shù)據(jù)從一個(gè)IC同步移動(dòng)到另一個(gè)IC?；旧?，邏輯信號(hào)每個(gè)時(shí)鐘周期變化一次，并由接收器在時(shí)鐘的上升沿或下降沿進(jìn)行采樣。在此方案中，單詞傳輸?shù)乃俾什荒艹^時(shí)鐘頻率。

例如，如果您的時(shí)鐘以 133 MHz 運(yùn)行，則（理想情況下）每秒可以傳輸 1.33 億字。請注意，位傳輸速率取決于系統(tǒng)架構(gòu)，因?yàn)椴煌挠?jì)算系統(tǒng)使用不同的字長——8 位、16 位等。雙泵浦系統(tǒng)可以在 133 MHz 時(shí)鐘下實(shí)現(xiàn) 266 MT/s（每秒數(shù)百萬次傳輸）。

在本文中，我們將了解單數(shù)據(jù)速率接口和雙數(shù)據(jù)速率接口之間的差異、使用 DDR 的原因及其應(yīng)用。

SDR 與 DDR：單數(shù)據(jù)速率和雙數(shù)據(jù)速率接口

圖1所示的時(shí)序圖是單個(gè)數(shù)據(jù)速率存儲(chǔ)器接口的示例。?

圖1. 單個(gè)數(shù)據(jù)速率存儲(chǔ)器接口的示例。圖片 [修改] 使用由 德州儀器

首先，使用EM_BA信號(hào)選擇存儲(chǔ)庫，并通過EM_A信號(hào)建立行和列地址。數(shù)據(jù)字D1、D2、D3和D4輸出在EM_D引腳上。請注意一個(gè)數(shù)據(jù)字如何占據(jù)EM_CLK信號(hào)的整個(gè)周期。?

下一個(gè)時(shí)序圖（圖2）將介紹雙倍數(shù)據(jù)速率接口。

圖2. 雙倍數(shù)據(jù)速率接口的示例。圖片由 微米

“DQ”線表示數(shù)據(jù)信號(hào)，陰影區(qū)域之間的無陰影X形區(qū)域表示從一個(gè)單詞到下一個(gè)單詞的過渡。您可以看到每個(gè)單詞只需要一個(gè)完整時(shí)鐘周期的一半。請記住，此芯片使用 微分 時(shí)鐘，這就是為什么時(shí)序圖有一個(gè) CK 信號(hào)和一個(gè)互補(bǔ)的 CK# 信號(hào)。

動(dòng)機(jī)：為什么要將數(shù)據(jù)速率提高一倍？

您可能想知道為什么工程師在為 DDR 信令創(chuàng)建新邏輯時(shí)會(huì)遇到麻煩，而他們本可以增加 時(shí)鐘頻率 兩倍。對這一決定的主要解釋包含在代表無數(shù)小時(shí)高速研發(fā)的兩個(gè)詞中：信號(hào)完整性。

高頻信號(hào)（相對于給定技術(shù)時(shí)代或應(yīng)用場景的限制來理解“高頻”）是電路板設(shè)計(jì)人員非常震驚的根源。這些信號(hào)：

由于信道帶寬有限而導(dǎo)致的更多色散

需要更多功耗

更容易患 電容耦合 和 反射,

更有效地從任何PCB上存在的各種無意天線進(jìn)行輻射

使用測試設(shè)備進(jìn)行表征和故障排除也更加困難。例如，示波器的模擬和數(shù)字帶寬有限，隨著頻率的增加，它會(huì)在波形中引入更多的失真。

因此，在嘗試實(shí)現(xiàn)更高的時(shí)鐘速率之前，從現(xiàn)有時(shí)鐘速率中提取盡可能多的吞吐量是有意義的。通過從單個(gè)數(shù)據(jù)速率接口遷移到DDR接口，設(shè)計(jì)人員可以在不改變系統(tǒng)最大信號(hào)頻率的情況下顯著提高數(shù)據(jù)傳輸速率。即使數(shù)據(jù)信號(hào)的最大頻率增加了兩倍，所有這些都可以完成，這個(gè)新的數(shù)據(jù)頻率并不高于以前的時(shí)鐘頻率。

DDR 內(nèi)存應(yīng)用

雙泵浦是已在各種并行數(shù)據(jù)傳輸接口中使用的通用功能。甚至高速數(shù)據(jù)轉(zhuǎn)換器也采用了這種技術(shù)。在 模數(shù)轉(zhuǎn)換器 （ADC） 例如，圖3所示的時(shí)序圖，一個(gè)樣本在一個(gè)完整時(shí)鐘周期所需的時(shí)間內(nèi)數(shù)字化，但數(shù)字輸出使用DDR時(shí)序，因?yàn)槊總€(gè)輸出上多路復(fù)用了兩個(gè)數(shù)據(jù)位。?

圖3. 示例ADC時(shí)序圖，其中顯示的所有信號(hào)均為差分信號(hào)。圖片由 模擬/線性技術(shù)

但是，DDR并行傳輸仍然與SDRAM（同步 動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器） 用于計(jì)算系統(tǒng)。幾十年來，工程師們一直在努力提高計(jì)算機(jī)移動(dòng)和處理數(shù)字?jǐn)?shù)據(jù)的速度，DDR信號(hào)使他們能夠?qū)⑼掏铝糠?，同時(shí)保持當(dāng)時(shí)可行的最大時(shí)鐘頻率。

1998年發(fā)布的第一代DDR SDRAM支持高達(dá)200 MHz的時(shí)鐘頻率和高達(dá)400 MT/s的相應(yīng)傳輸速率。然后是DDR2，DDR3，DDR4，最后是我們目前使用的DDR5。DDR5 的最大傳輸速率超過 7 GT/s。

在 DDR 內(nèi)存中奠定基礎(chǔ)

DDR計(jì)算機(jī)內(nèi)存的開發(fā)是一個(gè)相對漫長的過程，這證明了我們在本介紹性文章中沒有研究的許多復(fù)雜性和設(shè)計(jì)挑戰(zhàn)。盡管如此，我希望您現(xiàn)在了解DDR數(shù)字通信的基本前提。