由Synopsys.ai EDA套件賦能可投產(chǎn)的數(shù)字和模擬設(shè)計(jì)流程能夠針對(duì)臺(tái)積公司N3/N3P和N2工藝，助力實(shí)現(xiàn)芯片設(shè)計(jì)成功，并加速模擬設(shè)計(jì)遷移。

新思科技物理驗(yàn)證解決方案已獲得臺(tái)積公司N3P和N2工藝技術(shù)認(rèn)證，可加速全芯片物理簽核。

新思科技3DIC Compiler和光子集成電路（PIC）解決方案與臺(tái)積公司COUPE技術(shù)強(qiáng)強(qiáng)結(jié)合，在硅光子技術(shù)領(lǐng)域開(kāi)展合作，能夠進(jìn)一步提高人工智能（AI）和多裸晶（Multi-Die）設(shè)計(jì)的系統(tǒng)性能。

新思科技針對(duì)臺(tái)積公司N2/N2P工藝開(kāi)發(fā)了廣泛的基礎(chǔ)和接口IP產(chǎn)品組合，以及針對(duì)臺(tái)積公司N3P工藝經(jīng)過(guò)硅驗(yàn)證的IP，可縮短設(shè)計(jì)時(shí)間并降低集成風(fēng)險(xiǎn)。

新思科技（Synopsys）近日宣布，攜手臺(tái)積公司在先進(jìn)工藝節(jié)點(diǎn)設(shè)計(jì)開(kāi)展廣泛的EDA和IP合作，這些合作成果已應(yīng)用于一系列人工智能（AI）、高性能計(jì)算（HPC）和移動(dòng)設(shè)計(jì)中。其中雙方的最新合作是共同優(yōu)化的光子集成電路（PIC）流程，使硅光子技術(shù)應(yīng)用賦能更高功率、性能和晶體管密度的需求。值得一提的是，業(yè)界高度認(rèn)可新思科技的數(shù)字和模擬設(shè)計(jì)流程，這些流程可用于臺(tái)積公司N3/N3P和N2工藝技術(shù)的生產(chǎn)。目前，兩家公司正在共同開(kāi)發(fā)包括新思科技DSO.ai在內(nèi)的下一代AI驅(qū)動(dòng)型芯片設(shè)計(jì)流程，以優(yōu)化設(shè)計(jì)并提高芯片設(shè)計(jì)生產(chǎn)力。新思科技還針對(duì)臺(tái)積公司N2/N2P工藝開(kāi)發(fā)了廣泛的基礎(chǔ)和接口IP產(chǎn)品組合。此外，新思科技、是德科技（Keysight）與Ansys共同推出了全新的集成射頻（RF）設(shè)計(jì)遷移流程，以實(shí)現(xiàn)從臺(tái)積公司N16工藝節(jié)點(diǎn)至N6RF+工藝節(jié)點(diǎn)的遷移。

我們與新思科技等開(kāi)放創(chuàng)新平臺(tái)（OIP）生態(tài)系統(tǒng)合作伙伴緊密合作，賦能合作伙伴更好地應(yīng)對(duì)從埃米級(jí)器件到復(fù)雜的多裸晶芯片系統(tǒng)等一系列高性能計(jì)算設(shè)計(jì)領(lǐng)域中極具挑戰(zhàn)的芯片設(shè)計(jì)需求，始終屹立于創(chuàng)新的最前沿。臺(tái)積公司與新思科技將繼續(xù)攜手助力開(kāi)發(fā)者基于臺(tái)積公司的先進(jìn)工藝節(jié)點(diǎn)實(shí)現(xiàn)下一代差異化設(shè)計(jì)，并加快成果轉(zhuǎn)化速度。

Dan Kochpatcharin

設(shè)計(jì)基礎(chǔ)設(shè)施管理部負(fù)責(zé)人

臺(tái)積公司

新思科技在可投產(chǎn)的EDA流程和支持3Dblox標(biāo)準(zhǔn)的3DIC Compiler光子集成方面取得的先進(jìn)成果，結(jié)合我們廣泛的IP產(chǎn)品組合，讓我們與臺(tái)積公司能夠幫助開(kāi)發(fā)者基于臺(tái)積公司先進(jìn)工藝加速下一代芯片設(shè)計(jì)創(chuàng)新。我們與臺(tái)積公司數(shù)十年的緊密合作建立了深厚的信任，持續(xù)為業(yè)界提供了至關(guān)重要的EDA和IP解決方案，幫助合作伙伴實(shí)現(xiàn)跨工藝節(jié)點(diǎn)的快速設(shè)計(jì)遷移，從而大幅提高結(jié)果質(zhì)量和生產(chǎn)力。

Sanjay Bali

EDA事業(yè)部戰(zhàn)略與產(chǎn)品管理副總裁

新思科技

針對(duì)先進(jìn)工藝節(jié)點(diǎn)的經(jīng)認(rèn)證數(shù)字和模擬設(shè)計(jì)流程

新思科技針對(duì)臺(tái)積公司N3P和N2工藝的可投產(chǎn)數(shù)字和模擬設(shè)計(jì)流程，已被應(yīng)用于一系列AI、HPC和移動(dòng)設(shè)計(jì)領(lǐng)域。該AI驅(qū)動(dòng)的模擬設(shè)計(jì)遷移流程可實(shí)現(xiàn)工藝節(jié)點(diǎn)間的快速遷移，在新思科技已有的針對(duì)臺(tái)積公司N4P至N3E和N3E至N2工藝節(jié)點(diǎn)遷移的設(shè)計(jì)流程基礎(chǔ)上，新增了用于從臺(tái)積公司N5至N3E工藝節(jié)點(diǎn)的遷移流程。

此外，可互操作工藝設(shè)計(jì)套件（iPDK）和新思科技IC Validator物理驗(yàn)證運(yùn)行集已可供開(kāi)發(fā)者使用，幫助芯片開(kāi)發(fā)團(tuán)隊(duì)高效地將設(shè)計(jì)遷移至臺(tái)積公司的先進(jìn)工藝技術(shù)。新思科技IC Validator支持全芯片物理簽核，以應(yīng)對(duì)日益復(fù)雜的物理驗(yàn)證規(guī)則。新思科技IC Validator現(xiàn)已通過(guò)臺(tái)積公司N2和N3P工藝技術(shù)認(rèn)證。

借助光子集成電路加速多裸晶設(shè)計(jì)的數(shù)據(jù)傳輸

AI訓(xùn)練所需的海量數(shù)據(jù)處理要求低時(shí)延、高能效和高帶寬的互連，這也推動(dòng)了采用硅光子技術(shù)的光學(xué)收發(fā)器和近/共封裝光學(xué)器件的應(yīng)用。新思科技和臺(tái)積公司正在面向臺(tái)積公司的緊湊型通用光子引擎（COUPE）技術(shù)開(kāi)發(fā)端到端多裸晶電子和光子流程解決方案，以提升系統(tǒng)性能和功能。該流程包括利用新思科技OptoCompiler進(jìn)行光子集成電路設(shè)計(jì)，以及利用新思科技3DIC Compiler和Ansys多物理場(chǎng)分析技術(shù)進(jìn)行電子集成電路（EIC）的集成。

利用針對(duì)N2和N2P工藝的廣泛IP組合加快產(chǎn)品上市速度

目前，新思科技正在針對(duì)臺(tái)積公司的N2和N2P工藝技術(shù)開(kāi)發(fā)廣泛的基礎(chǔ)和接口IP組合，以助力復(fù)雜的AI、HPC和移動(dòng)SoC應(yīng)用加速實(shí)現(xiàn)流片成功。基于N2和N2P工藝節(jié)點(diǎn)的高質(zhì)量PHY IP，包括UCIe、HBM4/3e、3DIO、PCIe 7.x/6.x、MIPI C/D-PHY和M-PHY、USB、DDR5 MR-DIMM和LPDDR6/5x，開(kāi)發(fā)者能夠受益于臺(tái)積公司先進(jìn)工藝節(jié)點(diǎn)上的PPA改進(jìn)。

此外，新思科技還針對(duì)臺(tái)積公司N3P工藝技術(shù)提供經(jīng)過(guò)硅驗(yàn)證的基礎(chǔ)和接口IP組合，包括224G以太網(wǎng)、UCIe、MIPI C/D-PHY和M-PHY、USB/DisplayPort和eUSB2、LPDDR5x、DDR5和PCIe 6.x，以及正在開(kāi)發(fā)中的DDR5 MR-DIMM。新思科技針對(duì)臺(tái)積公司先進(jìn)工藝節(jié)點(diǎn)的IP已被數(shù)十家業(yè)內(nèi)領(lǐng)先公司采用，以加快其開(kāi)發(fā)進(jìn)度。

審核編輯：劉清