芯片設(shè)計復(fù)雜性的快速指數(shù)級增長給開發(fā)者帶來了巨大的挑戰(zhàn)，整個行業(yè)不僅要向埃米級發(fā)展、Muiti-Die系統(tǒng)和工藝節(jié)點遷移所帶來的挑戰(zhàn)，還需要應(yīng)對愈加緊迫的上市時間目標(biāo)、不斷增加的制造測試成本以及人才短缺等問題。早在AI大熱之前，芯片設(shè)計行業(yè)就把目光放到了AI，探索AI+EDA的更多可能性。

近日，新思科技EDA產(chǎn)品銷售與解決方案專家孫路在2024世界半導(dǎo)體大會暨南京國際半導(dǎo)體博覽會上的【EDA/IP核產(chǎn)業(yè)發(fā)展高峰論壇】發(fā)表了《AI+EDA，領(lǐng)航萬物智能時代的創(chuàng)芯》的主題演講。近年來，新思科技持續(xù)引領(lǐng)著AI+EDA芯片設(shè)計趨勢，2023年實現(xiàn)了多個關(guān)鍵里程碑：DSO.ai幫助客戶完成了320+次商業(yè)流片，VSO.ai幫助客戶提升了10倍驗證效率，TSO.ai提升了20%的測試設(shè)計結(jié)果質(zhì)量等。

早在七八年前，新思科技就開始探索把AI融合到EDA工具中，并于2020年推出了業(yè)界首個AI驅(qū)動型芯片設(shè)計空間優(yōu)化解決方案DSO.ai，開創(chuàng)了突破性芯片設(shè)計的新時代。目前，新思科技已經(jīng)將AI全面引入Synopsys.ai整體解決方案，覆蓋芯片設(shè)計、驗證、測試、制造和模擬功能，不僅帶來了效率的顯著提升，而且?guī)椭蛻魧崿F(xiàn)了突破性的設(shè)計質(zhì)量和生產(chǎn)力提升。Synopsys.ai迄今已實現(xiàn)數(shù)百次流片，助力合作伙伴將性能、功耗和面積（PPA）提升10%以上；周轉(zhuǎn)時間縮短10倍；驗證覆蓋率提高兩位數(shù)；與不采用AI優(yōu)化相比，它在相同覆蓋率下把測試速度提高了4倍，模擬電路優(yōu)化速度同樣提高了4倍。

DSO.ai比開發(fā)者更懂他的芯片設(shè)計！當(dāng)AI遇上了芯片設(shè)計，不僅可以自主探索更廣闊的設(shè)計空間，還可以通過自主學(xué)習(xí)獲得更加豐富的設(shè)計經(jīng)驗，幫助資深開發(fā)者拓寬設(shè)計思維，年輕開發(fā)者更快上手芯片設(shè)計。值得一提的是，無論是x86架構(gòu)、Arm架構(gòu)還是傳感器，無論是最先進的工藝，還是成熟的工藝，都可以用DSO.ai實現(xiàn)PPA的提升，同時縮短設(shè)計周期。

基于新思科技在EDA領(lǐng)域積累的多年豐富的行業(yè)經(jīng)驗，DSO.ai借助AI的自動化學(xué)習(xí)能力和底層算例，把此前需要開發(fā)者們一遍遍嘗試的重復(fù)而繁雜的工作，交由AI快速探索數(shù)以萬億計的設(shè)計方法找到最優(yōu)解，能夠幫助開發(fā)者在不同工藝節(jié)點和不同技術(shù)架構(gòu)中都實現(xiàn)顯著的效率提升。

開發(fā)者使用DSO.ai時需要它盡可能地探索海量設(shè)計空間，跑的次數(shù)越多越快越好，從而能實現(xiàn)更出色的PPA。但VSO.ai則反過來，我們希望它跑的次數(shù)越少越好，也能實現(xiàn)相應(yīng)的PPA，而且可以留出更多時間用來提升芯片性能指標(biāo)，孫路強調(diào)。

作為AI驅(qū)動型EDA整體解決方案Synopsys.ai的重要組成部分，VSO.ai可以有效提高整個EDA流程的效率，幫助企業(yè)靈活應(yīng)對千變?nèi)f化的市場需求及相應(yīng)的復(fù)雜設(shè)計挑戰(zhàn)，減少手動操作，并充分利用在整個芯片開發(fā)過程中收集的可行見解。以當(dāng)前熱門的智能駕駛為例，隨著汽車智能化普及趨勢加速，智駕芯片的算力要求指數(shù)級增長，與此同時，產(chǎn)品上市時間壓力越來越大。為此，瑞薩電子一直不斷探索如何采用不同的方法來實現(xiàn)驗證周期中覆蓋收斂階段的自動化。

VSO.ai通過機器學(xué)習(xí)技術(shù)來識別和消除回歸中的冗余，自動進行覆蓋率根本原因分析，然后通過RTL推斷覆蓋率，通過仿真確定覆蓋率差異，并提供覆蓋率優(yōu)化指導(dǎo)，從而幫助驗證團隊更快、更高效地實現(xiàn)驗證收斂。結(jié)果表明，VSO.ai幫助瑞薩電子在功能覆蓋漏洞的識別和解決上取得了高達10倍的改進；在IP驗證效率上提升了30%。這也放過來證明了AI在提高設(shè)計驗證效率和減少產(chǎn)品上市時間中所起的關(guān)鍵作用。

到了測試階段，開發(fā)者們更能感受到“時間就是金錢”，只有芯片完成測試后，其他部件才能開始測試。而由于芯片功能的不斷增加，意味著需要測試的邏輯增加，也就需要更多的測試向量和測試儀內(nèi)存，測試成本也隨之大幅增加。更多的測試向量還需要更長的測試運行時間，為了保持吞吐量，就需要增加測試儀數(shù)量。

新思科技TSO.ai（測試空間優(yōu)化）解決方案是一種AI驅(qū)動型ATPG解決方案，可學(xué)習(xí)和調(diào)整設(shè)置，持續(xù)生成盡可能少的測試向量，同時消除不必要的迭代，提高覆蓋率，并縮短自動測試向量生成（ATPG）的周轉(zhuǎn)時間。它會以智能方式自動調(diào)整ATPG參數(shù)，針對特定設(shè)計開展一致的結(jié)果質(zhì)量優(yōu)化，并可以大幅降低測試成本。

除了數(shù)字電路外，模擬電路的設(shè)計也將受益于AI。孫路強調(diào)，模擬電路的世界跟數(shù)字世界截然不同。模擬電路指標(biāo)非常多，這也意味著開發(fā)者在版圖設(shè)計上將面臨更多的挑戰(zhàn)。此外，與高度自動化的數(shù)字電路設(shè)計流程相比，傳統(tǒng)的模擬工作流程是高度手動和迭代式的，兩者的生產(chǎn)率存在明顯差距。

新思科技ASO.ai 可提供豐富的AI驅(qū)動的模擬設(shè)計解決方案，可提高模擬設(shè)計、仿真、驗證和實現(xiàn)工作流程的生產(chǎn)率?；贏I的強大學(xué)習(xí)迭代能力，ASO.ai可以自主學(xué)習(xí)數(shù)十年的模擬芯片開發(fā)知識和經(jīng)驗，助力開發(fā)者實現(xiàn)先進的模擬IP。模擬設(shè)計開發(fā)者可以使用ASO.ai在通過在多個測試平臺和數(shù)百個 PVT（工藝、電壓、溫度）拐角中優(yōu)化復(fù)雜的模擬設(shè)計，快速收斂到符合工程規(guī)范的最佳設(shè)計點，從而提高模擬設(shè)計的性能和穩(wěn)健性。此外，ASO.ai 還能助力開發(fā)者實現(xiàn)跨技術(shù)節(jié)點的快速遷移模擬設(shè)計。

此外，新思科技還開發(fā)了涵蓋整個技術(shù)棧的生成式AI功能Synopsys.ai Copilot，和用于3D設(shè)計空間優(yōu)化的全新3DSO.ai功能。據(jù)介紹，Synopsys.ai Copilot是業(yè)界首個生成式AI 助手，旨在通過對話式智能技術(shù)幫助開發(fā)團隊縮短產(chǎn)品上市時間、有效應(yīng)對系統(tǒng)級復(fù)雜性挑戰(zhàn)。3DSO.ai可在進一步提高系統(tǒng)性能和結(jié)果質(zhì)量的同時，提供優(yōu)異的生產(chǎn)力。3DSO.ai內(nèi)置于新思科技3DIC Compiler（統(tǒng)一的從探索到簽核平臺），并采用高速集成式分析引擎，可優(yōu)化信號完整性、熱完整性和功耗-網(wǎng)絡(luò)設(shè)計。

AI與EDA的互相成就之路還在加速，隨著AI、機器學(xué)習(xí)成為各行各業(yè)變革的主要推動力，終端用戶的場景需求也將倒推給最上游的EDA領(lǐng)域，推動EDA領(lǐng)域的加速變革。不過可以肯定的是，隨著更加智能的EDA工具不斷提升生產(chǎn)力，開發(fā)者們也可以專注于更復(fù)雜、更具創(chuàng)造力的創(chuàng)新，推動萬物智能時代加速到來。