CDCE937-Q1 和 CDCEL937-Q1 器件是基于鎖相環(huán) （PLL） 的模塊化可編程時鐘合成器。這些器件提供靈活且可編程的選項，例如輸出時鐘、輸入信號和控制引腳，以便用戶可以將 CDCEx937-Q1 配置為必要的規(guī)格。

CDCEx937-Q1 從單個輸入頻率生成多達 7 個輸出時鐘，以節(jié)省電路板空間和成本。此外，通過多個輸出，時鐘發(fā)生器可以用一個時鐘發(fā)生器替換多個晶體。這使得該設備非常適合 ADAS 中信息娛樂和攝像頭系統(tǒng)中的主機和遠程信息處理應用，因為這些平臺正在發(fā)展成為更小、更具成本效益的系統(tǒng)。
*附件：cdce937-q1.pdf

此外，每個輸出都可以通過集成的可配置PLL在系統(tǒng)內針對高達230MHz的任何時鐘頻率進行編程。PLL 還支持具有可編程下和中心擴展的擴頻時鐘 （SSC）。這提供了更好的電磁干擾 （EMI） 性能，使客戶能夠通過 CISPR-25 等行業(yè)標準。

頻率編程和SSC的定制可通過三個用戶定義的控制引腳進行訪問。這消除了控制時鐘的額外接口要求。還可以根據用戶的需求定義特定的上電和斷電序列。

特性

• 符合汽車應用標準
• AEC-Q100 符合以下標準：
  • 器件溫度等級 1：–40°C 至 125°C 環(huán)境工作溫度范圍
  • 設備 HBM ESD 分類 2 級
  • 設備 CDM ESD 分類級別 C4B
• 系統(tǒng)內可編程性和EEPROM
  • 串行可編程易失性寄存器
  • 非易失性EEPROM存儲客戶設置
• 靈活的輸入時鐘概念
  • 外部晶體：8MHz至32MHz
  • 片內VCXO：拉動范圍±150ppm
  • 單端LVCMOS，最高可達160MHz
• 自由選擇輸出頻率，最高可達 230 MHz
• 低噪聲PLL內核
  • 集成 PLL 環(huán)路濾波器組件
  • 低周期抖動（典型值 60ps）
• 獨立的輸出電源引腳
  • CDCE937-Q1：3.3V和2.5V
  • CDCEL937-Q1：1.8V
• 靈活的時鐘驅動器
  • 三個用戶可定義的控制輸入 [S0/S1/S2];例如：SSC 選擇、頻率切換、輸出使能或斷電
  • 為視頻、音頻、USB、IEEE1394、RFID、藍牙?、WLAN、以太網?和 GPS 生成高精度時鐘
  • 生成與 TI-DaVinci?、OMAP? 和 DSP 一起使用的通用時鐘頻率
  • 可編程 SSC 調制
  • 支持 0PPM 時鐘生成
• 1.8V器件電源
• 寬溫度范圍 –40°C 至 125°C
• 采用 TSSOP 封裝
• 用于輕松進行 PLL 設計和編程的開發(fā)和編程套件 （TI Pro-Clock?）

參數

?1. 產品概述?

• ?型號?：CDCE937-Q1（3.3V/2.5V輸出）和CDCEL937-Q1（1.8V輸出），為汽車級（AEC-Q100認證）可編程3-PLL VCXO時鐘合成器，支持-40°C至125°C工作溫度。
• ?核心功能?：通過單輸入頻率生成最多7路輸出時鐘（最高230MHz），集成低噪聲PLL、可編程擴頻時鐘（SSC）及非易失性EEPROM存儲配置。

?2. 關鍵特性?

• ?輸入靈活性?：支持外部晶體（8MHz-32MHz）、LVCMOS時鐘或VCXO控制（±150ppm調節(jié)范圍）。
• ?輸出配置?：
  • 獨立供電引腳（1.8V/2.5V/3.3V LVCMOS輸出）。
  • 每路輸出頻率可通過PLL分頻器（Pdiv）和乘法器（N/M）編程。
• ?低抖動性能?：典型周期抖動60ps，支持中心/下擴頻調制（±0.25%至±2.0%）。
• ?控制接口?：3個用戶可編程引腳（S0/S1/S2）用于頻率切換、SSC選擇或輸出使能，支持I2C/SMBus串行編程。

?3. 應用場景?

• ?汽車電子?：信息娛樂系統(tǒng)（集群、導航、ADAS）、車載網絡（USB/以太網時鐘）。
• ?替代方案?：可取代多晶體振蕩器，節(jié)省PCB空間和成本。

?4. 技術細節(jié)?

• ?PLL配置?：
  • 30位乘法器/分頻器（N/M）實現精確頻率合成，自動調整內部環(huán)路濾波器。
  • 支持零PPM時鐘生成（如音頻/視頻同步）。
• ?封裝?：20引腳TSSOP（6.5mm × 6.4mm），符合工業(yè)級ESD防護標準（HBM 2kV）。

?5. 開發(fā)支持?

• ?工具?：TI Pro-Clock?軟件簡化PLL設計和寄存器配置。
• ?文檔?：提供VCXO應用指南、I2C協議調試手冊等配套資源。

?6. 默認與編程?

• 出廠默認配置為27MHz晶體輸入直通輸出，用戶可通過EEPROM或實時寄存器改寫定制參數。

?7. 布局建議?

• 晶體需貼近器件放置，避免寄生電容影響VCXO調節(jié)范圍，推薦切割底層銅層以減少噪聲耦合。

?8. 電源管理?

• 1.8V主電源需優(yōu)先上電，若VDDOUT先供電需確保VDD接地以防電流倒灌。