CDCE925和CDCEL925是基于模塊化PLL的低成本、高性能、可編程時(shí)鐘合成器、乘法器和分頻器。CDCE925和CDCEL925從單個(gè)輸入頻率生成多達(dá)五個(gè)輸出時(shí)鐘。每個(gè)輸出都可以在系統(tǒng)內(nèi)編程，以達(dá)到230MHz的任何時(shí)鐘頻率，使用多達(dá)兩個(gè)獨(dú)立的可配置PLL。

CDCEx925 有一個(gè)單獨(dú)的輸出電源引腳 VDDOUT，CDCEL925為 1.8V，CDCE925為 2.5V 至 3.3V。
*附件：cdcel925.pdf

輸入接受外部晶體或LVCMOS時(shí)鐘信號(hào)。在晶體輸入的情況下，片內(nèi)負(fù)載電容器足以滿足大多數(shù)應(yīng)用。負(fù)載電容器的值可在 0 至 20pF 范圍內(nèi)進(jìn)行編程。此外，片上VCXO是可選的，允許將輸出頻率與外部控制信號(hào)（即PWM信號(hào)）同步。

例如，較深的M/N分頻比允許從27MHz基準(zhǔn)輸入頻率生成零ppm音頻/視頻、網(wǎng)絡(luò)（WLAN、藍(lán)牙、以太網(wǎng)、GPS）或接口（USB、IEEE1394、記憶棒）時(shí)鐘。

所有 PLL 都支持 SSC（擴(kuò)頻時(shí)鐘）。SSC 可以是中心擴(kuò)展或下擴(kuò)展時(shí)鐘，這是減少電磁干擾 （EMI） 的常用技術(shù)。

根據(jù)PLL頻率和分頻器設(shè)置，自動(dòng)調(diào)整內(nèi)部環(huán)路濾波器組件，以實(shí)現(xiàn)每個(gè)PLL的高穩(wěn)定性和優(yōu)化的抖動(dòng)傳輸特性。

該器件支持非易失性EEPROM編程，以便在應(yīng)用中輕松定制器件。它預(yù)設(shè)為出廠默認(rèn)配置，可以在進(jìn)入PCB之前重新編程為不同的應(yīng)用配置，或通過(guò)系統(tǒng)內(nèi)編程重新編程。所有器件設(shè)置都可通過(guò)SDA/SCL總線（2線串行接口）進(jìn)行編程。

三個(gè)自由可編程控制輸入S0、S1和S2可用于選擇不同的頻率，或更改SSC設(shè)置以降低EMI，或其他控制功能，如輸出禁用至低電平、輸出處于高阻抗?fàn)顟B(tài)、斷電、PLL旁路等。

CDCx925 在 1.8V 環(huán)境中工作，溫度范圍為 –40°C 至 85°C。

特性

• 可編程時(shí)鐘發(fā)生器系列成員
  • CDCEx913：1PLL，3 個(gè)輸出
  • CDCEx925：2PLL，5 個(gè)輸出
  • CDCEx925：3PLL，7 個(gè)輸出
  • CDCEx949：4PLL，9 個(gè)輸出
• 系統(tǒng)內(nèi)可編程性和EEPROM
  • 串行可編程易失性寄存器
  • 用于存儲(chǔ)客戶設(shè)置的非易失性EEPROM
• 靈活的輸入時(shí)鐘概念
  • 外部晶體：8MHz至32MHz
  • 片上VCXO：拉動(dòng)范圍±150ppm
  • 單端LVCMOS，頻率高達(dá)160MHz
• 自由選擇高達(dá) 230MHz 的輸出頻率
• 低噪聲PLL內(nèi)核
  • 集成 PLL 回路濾波器組件
  • 低周期抖動(dòng)（典型值 60ps）
• 獨(dú)立的輸出電源引腳
  • CDCE925：3.3V 和 2.5V
  • CDCEL925：1.8V
• 靈活的時(shí)鐘驅(qū)動(dòng)器
  • 三個(gè)用戶可定義的控制輸入 [S0/S1/S2]，例如 SSC 選擇、頻率切換、輸出使能或斷電
  • 為視頻、音頻、USB、IEEE1394、RFID、藍(lán)牙、WLAN、以太網(wǎng)?和 GPS 生成高精度時(shí)鐘
  • 生成與 TI DaVinci?、OMAP? 和 DSP 一起使用的通用時(shí)鐘頻率
  • 可編程 SSC 調(diào)制
  • 實(shí)現(xiàn) 0PPM 時(shí)鐘生成
• 1.8V器件電源
• 寬溫度范圍：–40°C 至 85°C
• 采用 TSSOP 封裝
• 用于輕松進(jìn)行 PLL 設(shè)計(jì)和編程的開發(fā)和編程套件TI （Pro-Clock?）

參數(shù)

?1. 產(chǎn)品概述?

• ?型號(hào)?：CDCE925（3.3V/2.5V輸出）與CDCEL925（1.8V輸出），屬于可編程時(shí)鐘發(fā)生器家族成員。
• ?核心功能?：基于PLL的低成本、高性能時(shí)鐘合成器/倍頻器/分頻器，支持?jǐn)U頻時(shí)鐘（SSC）以降低EMI。
• ?輸出能力?：2個(gè)獨(dú)立PLL，5個(gè)LVCMOS輸出，頻率可編程至230MHz。

?2. 關(guān)鍵特性?

• ?靈活輸入?：支持外部晶體（8MHz-32MHz）、LVCMOS時(shí)鐘（≤160MHz）或VCXO控制。
• ?低噪聲PLL?：集成環(huán)路濾波器，典型周期抖動(dòng)60ps，支持自動(dòng)調(diào)節(jié)優(yōu)化穩(wěn)定性。
• ?輸出配置?：
  • 獨(dú)立供電引腳（CDCE925: 3.3V/2.5V；CDCEL925: 1.8V）。
  • 可編程控制引腳（S0/S1/S2）實(shí)現(xiàn)頻率切換、SSC選擇、輸出使能等功能。
• ?溫度范圍?：-40°C至85°C，16引腳TSSOP封裝。

?3. 應(yīng)用場(chǎng)景?

• 數(shù)字電視（D-TV）、機(jī)頂盒（STB）、DVD播放器/錄像機(jī)、打印機(jī)、網(wǎng)絡(luò)設(shè)備（WLAN/藍(lán)牙/以太網(wǎng)）及接口（USB/IEEE1394）。

?4. 技術(shù)細(xì)節(jié)?

• ?SSC支持?：中心擴(kuò)展或下擴(kuò)展調(diào)制（0.25%-2%），降低EMI。
• ?編程接口?：通過(guò)SDA/SCL（I2C兼容）總線配置非易失性EEPROM，支持在線編程。
• ?默認(rèn)配置?：上電后輸出27MHz（晶體輸入直通模式），可通過(guò)寄存器重定義。

?5. 設(shè)計(jì)支持?

• ?布局建議?：晶體需靠近芯片，對(duì)稱布線；電源引腳需就近放置去耦電容。
• ?功耗優(yōu)化?：?jiǎn)蜳LL啟用時(shí)典型功耗20mA，支持按需關(guān)閉未使用模塊。

?6. 文檔結(jié)構(gòu)?

• 包含引腳定義、電氣特性、寄存器映射、典型應(yīng)用電路及熱性能數(shù)據(jù)，配套TI Pro-Clock軟件簡(jiǎn)化配置。