ADS8910B、ADS8912B和ADS8914B （ADS891xB）屬于引腳到引腳兼容、高速、單通道、高精度、18位逐次逼近寄存器（SAR）模數(shù)轉換器（ADC）系列，具有集成基準電壓緩沖器和集成低壓差穩(wěn)壓器（LDO）。該器件系列包括 ADS890xB（20 位）和 ADS892xB（16 位）分辨率變體。
*附件：ads8912b.pdf

ADS891xB 使用 TI 的增強型 SPI 功能，在保持高分辨率數(shù)據(jù)傳輸?shù)耐瑫r提高了模擬性能。Enhanced-SPI使ADS89xxB能夠在較低的時鐘速度下實現(xiàn)高吞吐量，從而簡化電路板布局并降低系統(tǒng)成本。Enhanced-SPI 還簡化了數(shù)據(jù)的打卡，從而使該器件成為涉及 FPGA、DSP 的應用的絕佳選擇。ADS89xxB與標準SPI接口兼容。

ADS891xB具有內部數(shù)據(jù)奇偶校驗功能，可附加到ADC數(shù)據(jù)輸出中。主機使用奇偶校驗位進行ADC數(shù)據(jù)驗證，提高了系統(tǒng)可靠性。

特性

• 分辨率：18 位
• 高采樣率，無延遲輸出：
  • ADS8910B：1-MSPS
  • ADS8912B：500 kSPS
  • ADS8914B：250 kSPS
• 集成LDO支持單電源作
• 低功耗基準電壓緩沖器，無下垂
• 優(yōu)異的交流和直流性能：
  • 信噪比：102.5 dB，總諧波打擾：–125 dB
  • INL：±0.5-LSB
  • DNL：±0.2-LSB，18位無缺失碼
• 寬輸入范圍：
  • 單極差分輸入范圍：±V裁判
  • V裁判輸入范圍：2.5V至5V
• 單電源、低功耗工作（包括內部基準電壓緩沖器和LDO）
  • ADS8910B：1MSPS 時為 21 mW
  • ADS8912B：500kSPS時為16mW
  • ADS8914B：250kSPS時為14mW
• 增強型SPI數(shù)字接口
  • 接口SCLK：1MSPS時為20MHz
  • 可配置的數(shù)據(jù)奇偶校驗輸出
• 擴展溫度范圍：–40°C至+125°C
• 小尺寸：4 mm × 4 mm VQFN

參數(shù)

方框圖

ADS891xB 是德州儀器推出的引腳兼容型 18 位 SAR ADC 系列，包含 ADS8910B（1 MSPS）、ADS8912B（500 kSPS）、ADS8914B（250 kSPS）三個型號，集成基準緩沖器與低壓差穩(wěn)壓器（LDO），支持增強型 SPI 接口，封裝為 4 mm×4 mm VQFN，兼具低功耗、超高精度與單電源供電特性，適配高端測試測量、醫(yī)療成像、工業(yè)高精度數(shù)據(jù)采集等對分辨率和穩(wěn)定性要求嚴苛的場景。

一、核心特性與關鍵參數(shù)

1. 基礎性能

• 分辨率與采樣速率：18 位無丟失碼分辨率，采樣速率覆蓋 250 kSPS-1 MSPS，支持超采樣以進一步提升動態(tài)范圍與測量精度。
• 精度表現(xiàn)：積分非線性（INL）±0.5 LSB（典型值）、最大 ±1.5 LSB；差分非線性（DNL）±0.2 LSB（典型值）、最大 ±0.5 LSB；失調誤差典型值 ±0.5 mV，失調溫漂 1 μV/°C；增益誤差典型值 ±0.005% FSR，增益溫漂 2.5 ppm/°C，精度處于行業(yè)領先水平。
• 輸入配置：單極性全差分輸入，輸入范圍 ±V_REF（V_REF 為 2.5 V-5 V，需滿足 RVDD - 0.3 V ≥ V_REF）；共模電壓固定為 V_REF/2 ±0.1 V，采樣電容 60 pF（采樣模式）/4 pF（保持模式）。

2. 核心功能

• 動態(tài)性能：2 kHz 輸入時 SNR 典型值 102.5 dB，THD 典型值 - 125 dB，無雜散動態(tài)范圍（SFDR）≥125 dB，轉換噪聲 0.72 LSB，信號采集質量優(yōu)異，可精準捕捉微弱信號。
• 集成功能：內置低噪聲基準緩沖器（支持 ±4.5 mV 調優(yōu)，分辨率 280 μV），無電壓跌落；集成 LDO（輸出 2.85 V），支持單電源（RVDD）運行；增強型 SPI 接口支持單 / 雙 / 四通道 SDO 輸出及 DDR 模式，1 MSPS 時標準 SPI 需 58 MHz SCLK，增強型 SPI 僅需 20 MHz，簡化板級設計。
• 數(shù)據(jù)校驗與防護：支持可編程奇偶校驗功能，可選擇對 4/8/12/16 MSB 計算偶校驗；ESD 防護達 ±2000 V（人體模型）、±500 V（器件充電模型），共模抑制比（CMRR）80 dB（dc-20 kHz），抗干擾能力強。

3. 功耗與可靠性

• 功耗特性：1 MSPS 采樣率下功耗 21 mW（ADS8910B），500 kSPS 時 16 mW（ADS8912B），250 kSPS 時 14 mW（ADS8914B），支持 ADC 核心與基準緩沖器獨立掉電，掉電模式電流最低 40 μA，功耗與性能平衡出色。
• 工作條件：模擬供電（RVDD）3 V-5.5 V，數(shù)字供電（DVDD）1.65 V-5.5 V；工作溫度 - 40°C 至 + 125°C，適應惡劣工業(yè)環(huán)境與極端溫度場景。
• 封裝規(guī)格：24 引腳 VQFN 封裝，尺寸 4 mm×4 mm，暴露熱焊盤建議接地，散熱性能良好，適合高密度 PCB 布局。

二、產(chǎn)品型號差異

三、應用場景

適用于高端測試測量儀器、醫(yī)療成像設備（如超聲、CT 輔助模塊）、工業(yè)高精度高速數(shù)據(jù)采集模塊、便攜式精密傳感系統(tǒng)等，尤其適配對分辨率、噪聲性能、功耗與單電源供電均有嚴格要求的場景。

四、設計與使用建議

1. 電源與參考

• 電源設計：RVDD 與 DVDD 需獨立供電，各自就近放置 10 μF 陶瓷去耦電容；DECAP 引腳（LDO 輸出）需并聯(lián) 1 μF 以上 X7R 電容，確保 LDO 穩(wěn)定輸出；模擬地與數(shù)字地單點連接，降低地環(huán)路干擾，避免數(shù)字噪聲串擾模擬信號。
• 參考配置：支持 2.5 V-5 V 外部參考，參考輸入電流典型值 0.1 μA；建議在 REFBUFOUT 與 REFM 之間并聯(lián) 22 μF X7R 電容（ESR 0 Ω-1.3 Ω），并添加 RC 濾波（推薦 1 kΩ 電阻 + 1 μF 電容），大幅降低基準噪聲對轉換精度的影響。

2. 輸入與校準

• 輸入保護：模擬輸入電壓不得超過 - 0.3 V 至 V_REF+0.3 V，建議添加電荷回饋濾波器（RC 電路），電容選用 C0G/NPO 材質（容量≥1.2 nF），串聯(lián)電阻≤2.2 Ω，平衡放大器穩(wěn)定性與信號失真性能。
• 校準與配置：通過 OFST_CAL 寄存器選擇與外部參考匹配的校準范圍，優(yōu)化失調誤差；支持基準電壓調優(yōu)（REF_MRG 寄存器），可補償系統(tǒng)增益誤差；提供 9 個配置寄存器，可靈活設置低功耗模式、SPI 協(xié)議、數(shù)據(jù)總線寬度、奇偶校驗等參數(shù)，適配多樣化應用需求。

3. 接口與時序

• SPI 通信：支持 SPI-00/01/10/11 四種協(xié)議，數(shù)據(jù)讀取支持標準 SPI、寬總線 SPI（雙 / 四通道）、源同步協(xié)議，適配不同傳輸速率需求；多器件可通過菊花鏈或星形拓撲級聯(lián)，擴展通道數(shù)，滿足多通道采集場景。
• 時序要求：采樣周期最小 1 μs（ADS8910B）-4 μs（ADS8914B），采集時間 300 ns，轉換時間 580 ns（ADS8910B）-2500 ns（ADS8914B）；SCLK 占空比需在 45%-55% 之間，確保數(shù)據(jù)穩(wěn)定傳輸，避免時序偏差導致的精度損失。

五、封裝與訂購信息

• 封裝規(guī)格：24 引腳 VQFN（RGE 封裝），尺寸 4 mm×4 mm，熱焊盤需接地以優(yōu)化散熱與機械性能，確保高溫環(huán)境下穩(wěn)定工作。
• 訂購型號：批量供應型號如 ADS8910BRGER（3000 個 / 卷）、ADS8912BRGET（250 個 / 卷）、ADS8914BRGER（3000 個 / 卷），符合 RoHS 標準，MSL 等級 2（1 年），峰值回流溫度 260°C，引腳鍍層為 NIPDAU，焊接兼容性良好。

六、關鍵設計要點

• 布局規(guī)范：PCB 需劃分獨立的模擬區(qū)與數(shù)字區(qū)，模擬信號與數(shù)字信號反向布線，避免交叉干擾；RVDD/DVDD/DECAP 去耦電容距引腳不超過 20 mil，無過孔；REFBUFOUT/REFM 引腳的濾波電容需就近布局，遠離數(shù)字信號線，減少寄生參數(shù)影響。
• 功耗優(yōu)化：低吞吐量場景可獨立關閉 ADC 核心（PD_ADC）或基準緩沖器（PD_REFBUF），根據(jù)實際采樣速率動態(tài)調整功耗，平衡性能與能耗，延長便攜式設備續(xù)航。
• 前端設計：選擇高帶寬、低噪聲、低失真運放（如 OPA2625、THS4551）作為輸入驅動，運放單位增益帶寬需≥4 倍濾波器截止頻率，確保信號在采集時間內穩(wěn)定 settling，避免前端電路限制 ADC 性能發(fā)揮。