BL（B）和LDR跳轉(zhuǎn)范圍是如何規(guī)定的
1. BL LDR指令簡(jiǎn)介 2. 分析絕對(duì)跳轉(zhuǎn)過程 3. BL（B）和LDR跳轉(zhuǎn)范圍是如何規(guī)定的 4....
reg與wire的區(qū)別
1，reg與wire的區(qū)別： 相同點(diǎn)： 都能表示一種類型類型。 不同點(diǎn)： wire 連線型數(shù)據(jù)，線網(wǎng)....
單口、雙口、簡(jiǎn)單雙口、真雙口RAM的區(qū)別
單口 RAM（Single RAM）、雙口 RAM（Dual RAM）、簡(jiǎn)單雙口 RAM（Simpl....
UART的發(fā)送數(shù)據(jù)模塊與接收模塊
Uart比較簡(jiǎn)單，所以僅對(duì)tx作比較詳細(xì)的注釋，但里面一些內(nèi)容還是值得新手學(xué)習(xí)的
AD9361芯片進(jìn)行數(shù)據(jù)接口邏輯代碼的編寫
本文通過以高速AD9361芯片為例進(jìn)行數(shù)據(jù)接口邏輯代碼的編寫，利用SelectIO IP快速高效完成....
在DNN中FPGA做了一些什么？
不論是CNN還是RNN，一個(gè)共同特點(diǎn)是整個(gè)網(wǎng)絡(luò)是由幾個(gè)相同的單元聯(lián)結(jié)形成的。CNN中基本的單元是神經(jīng)....
如何在Vitis中設(shè)定Kernel的頻率
在Kernel Estimate報(bào)告中，可以看到，Target Clock已經(jīng)按要求設(shè)置成200Mh....
關(guān)于二進(jìn)制表示和補(bǔ)碼計(jì)算
作為一名軟件開發(fā)者，入門學(xué)習(xí)的內(nèi)容可能就是認(rèn)識(shí)這 2 個(gè)既簡(jiǎn)單、又強(qiáng)大的數(shù)字。但是大部分人，對(duì)于二進(jìn)....
處理以太網(wǎng)幀以及IP，UDP和ARP的模塊
頂層千兆和10G MAC模塊是eth_mac_ *，具有各種接口，并且?guī)в?不帶有FIFO。頂層10....
如何在IP的kernel module里設(shè)置并使用IP interrupt
用附件里的 system-user.dtsi 把 project-spec/meta-user/re....
將 .mcs文件寫入Quad SPI或Linear BPI閃存
現(xiàn)在我們必須指定連接到我們特定開發(fā)板上的 FPGA/SoC 設(shè)備的內(nèi)存部分。要為您的開發(fā)板找到內(nèi)存部....
開源的代碼編輯器sourcetrail
sourcetrail能夠十分高效的幫助開發(fā)者去探索、熟悉陌生的代碼，目前支持 C、C++、Pyth....
關(guān)于貝葉斯定理的幾個(gè)概率定義
貝葉斯定理的含義也就是：為了估測(cè)一個(gè)事件A的真實(shí)概率，我們對(duì)該事件加入一個(gè)實(shí)驗(yàn)結(jié)果，即似然函數(shù)，當(dāng)似....
Verilog編碼風(fēng)格
parameter關(guān)鍵字定義模塊特定的參數(shù)，該參數(shù)在特定模塊實(shí)例的范圍生效。參數(shù)用于為模塊實(shí)例提供不....
關(guān)于字符串硬核講解
如果主串是bbb…bbb，模式串是bbbbc，那每個(gè)串都要比較m次，一共是(n-m+1)*m次。時(shí)間....
關(guān)于AXI4-Stream協(xié)議總結(jié)分享
XI4-Stream跟AXI4的區(qū)別就是AXI4-Stream去除了地址線，這樣就不涉及讀寫數(shù)據(jù)的概....
嵌入式系統(tǒng)中常用的IIC與SPI
為了節(jié)省微控制器的引腳和和額外的邏輯芯片，使印刷電路板更簡(jiǎn)單，成本更低，位于荷蘭的Philips實(shí)驗(yàn)....
Pilkington FPGA架構(gòu)簡(jiǎn)介
第一種架構(gòu)（無特定名稱）是圍繞一個(gè)具有NAND門和鎖存器的邏輯單元設(shè)計(jì)的，每個(gè)邏輯單元通過本地互連進(jìn)....
C語言的面向接口編程
其實(shí)bug菌這么多年開發(fā)過來，真正把C完完全全用面向?qū)ο蟮姆绞竭M(jìn)行編寫是非常少的，像C++中的繼承、....
什么是多速率信號(hào)處理
在工程中，中頻采樣技術(shù)使用廣泛，在中頻對(duì)模擬信號(hào)進(jìn)行數(shù)字化，依據(jù)的是帶通采樣定理。我們知道，對(duì)于低通....
基于SRAM技術(shù)的Xilinx FPGA
現(xiàn)代PLD的核電源為內(nèi)部多數(shù)電路供電，所消耗的功率也最高。每一次新工藝的出現(xiàn)，都會(huì)產(chǎn)生新的核電源要求....
基于STM32的PS2遙控小車
CLK的每個(gè)周期為12us。若在某個(gè)時(shí)刻，CLK處于下降沿，若此時(shí)DO為高電平則取“1”，低電平則取....
FPGA在微軟云azure中的應(yīng)用
編程復(fù)雜，開發(fā)周期較長。RTL的開發(fā)包括了架構(gòu)設(shè)計(jì)，RTL代碼，仿真驗(yàn)證，上板調(diào)試。一個(gè)項(xiàng)目的周期往....
HART協(xié)議究竟是怎樣一個(gè)協(xié)議呢？
HART協(xié)議是混合模擬信號(hào)以及數(shù)字信號(hào)的工業(yè)自動(dòng)化開放協(xié)議。HART被廣泛用于過程和儀表系統(tǒng)，從小型....
GD32VF103：采用RISC-V內(nèi)核設(shè)計(jì)的MCU
GD32VF103 系列 SOC 是兆易創(chuàng)新與芯來科技合作，基于 RISC-V 架構(gòu)設(shè)計(jì)的一款面向 ....
嵌入式開發(fā)者都該了解的10大算法
歸并排序（Merge sort，臺(tái)灣譯作：合并排序）是建立在歸并操作上的一種有效的排序算法。該算法是....
FPGA開源項(xiàng)目：小球追蹤系統(tǒng)設(shè)計(jì)
圖像采集顯示流程一般是：FPGA把攝像頭采集圖像數(shù)據(jù)緩存到SDRAM，再從SDRAM搬運(yùn)到LCD驅(qū)動(dòng)....
各類處理器中的仲裁
微型控制器的核心是不斷的從存儲(chǔ)器中讀取指令和數(shù)據(jù)送入運(yùn)算單元運(yùn)算后將結(jié)果寫入數(shù)據(jù)存儲(chǔ)器或者輸出，在這....
線性反饋移位寄存器(LFSR)
抽頭(tap)：影響線性反饋寄存器下一個(gè)狀態(tài)的比特位叫做抽頭，抽頭的設(shè)定會(huì)決定線性反饋寄存器最大的輸....
FPGA也能片上調(diào)試嗎？
STM32等單片機(jī)，使用J-Link或ST-Link等調(diào)試器，可以進(jìn)行在線調(diào)試，由于C代碼是順序執(zhí)行....
工商網(wǎng)監(jiān)