AMD Vitis AI 5.1測試版發(fā)布
AMD Vitis AI 5.1全新發(fā)布——新增了對 AMD Versal AI Edge 系列神經(jīng)....
AMD Versal自適應SoC內置自校準的工作原理
本文提供有關 AMD Versal 自適應 SoC 內置自校準 (BISC) 工作方式的詳細信息。此....
如何解決I/O時鐘布局器錯誤
在 I/O 時鐘布局器階段可能會發(fā)生錯誤,指出該工具無法對該時鐘結構進行布局,直至最后 BUFG 仍....
AMD Vivado ChipScope助力硬件調試
許多硬件問題只有在整個集成系統(tǒng)實時運行的過程中才會顯現(xiàn)出來。AMD Vivado ChipScope....
AMD 2025.1版嵌入式軟件和工具的新增功能
AMD 2025.1 版嵌入式軟件和工具是面向新一代嵌入式系統(tǒng)開發(fā)而打造的綜合平臺,全面加速概念構想....
AMD Power Design Manager 2025.1現(xiàn)已推出
AMD Power Design Manager 2025.1 版(PDM)現(xiàn)已推出——增加了對第二....
AMD FPGA異步模式與同步模式的對比
本文講述了AMD UltraScale /UltraScale+ FPGA 原生模式下,異步模式與同....
全新AMD Vitis統(tǒng)一軟件平臺2025.1版本發(fā)布
全新 AMD Vitis 統(tǒng)一軟件平臺 2025.1 版正式上線!此最新版本為使用 AMD Vers....
AMD Vivado Design Suite 2025.1現(xiàn)已推出
AMD Vivado Design Suite 2025.1 現(xiàn)已推出,支持 AMD Spartan....
利用AMD VERSAL自適應SoC的設計基線策略
您是否準備將設計遷移到 AMD Versal 自適應 SoC?設計基線是一種行之有效的時序收斂方法,....
AMD Versal Adaptive SoC Clock Wizard AXI DRP示例
本文將使用 Clocking Wizard 文檔 PG321 中的“通過 AXI4-Lite 進行動....
如何使用One Spin檢查AMD Vivado Design Suite Synth的結果
本文講述了如何使用 One Spin 檢查 AMD Vivado Design Suite Synt....
