由于閃存的成本取決于其裸片面積，如果可以在同樣的面積上存儲更多數(shù)據(jù)，閃存將更具成本效益。NAND閃存有三種主要類型：單層單元(SLC)、多層單元(MLC)和三層單元(TLC)。顧名思義，在相同的單位面積上，TLC閃存比MLC存儲的數(shù)據(jù)更多，而MLC又比SLC存儲的數(shù)據(jù)多。另一種新型的NAND閃存稱為3D NAND或V-NAND(垂直NAND)。通過在同一晶圓上垂直堆疊多層存儲單元，這種類型的閃存可以獲得更大的密度。

浮柵晶體管

閃存將信息存儲在由浮柵晶體管組成的存儲單元中。為了更好地理解不同類型的NAND閃存，讓我們來看看浮柵晶體管的結(jié)構(gòu)、工作原理及其局限。

浮柵晶體管或浮柵MOSFET(FGMOS)跟常規(guī)MOSFET非常類似，有一點不同的是它在柵極和溝道之間添加了額外的電絕緣浮柵。

圖1：浮柵MOSFET(FGMOS)與常規(guī)MOSFET對比。

由于浮柵是電隔離的，所以即使在去除電壓之后，到達柵極的任何電子也會被捕獲。這使得存儲器具有非易失性。與具有固定閾值電壓的常規(guī)MOSFET不同，F(xiàn)GMOS的閾值電壓取決于存儲在浮柵中的電荷量。電荷越多，閾值電壓越高。與常規(guī)MOSFET類似，當施加到控制柵極的電壓高于閾值電壓時，F(xiàn)GMOS將開始導(dǎo)通。因此，通過測量其閾值電壓并與固定電壓電平進行比較，就可以識別存儲在FGMOS中的信息。這稱為閃存的讀操作。

可以使用兩種方法將電子放置在浮柵中：Fowler-Nordheim隧穿或熱載流子注入。對于Fowler-Nordheim隧穿，在帶負電的源極和帶正電的控制柵極之間施加強電場。這使得來自源極的電子隧穿穿過薄氧化層并到達浮柵。隧穿所需的電壓取決于隧道氧化層的厚度。對于熱載流子注入方法，高電流通過溝道，為電子提供足夠的能量以穿過氧化物層并到達浮柵。

通過在控制柵極上施加強負電壓，并在源極和漏極端子上施加強正電壓，使用Fowler-Nordheim隧穿可以從浮柵移除電子。這將導(dǎo)致被捕獲的電子通過薄氧化層返回溝道。在閃存中，將電子放置在浮柵中被認為是編程/寫入操作，而去除電子被認為是擦除操作。

隧穿工藝有一個主要缺點：它會逐漸損壞氧化層。這被稱為閃存磨損。每次對單元進行編程或擦除時，一些電子都會粘在氧化層中，從而逐漸磨損氧化層。一旦氧化層達到不再能夠可靠地區(qū)分編程和擦除狀態(tài)時，這一單元就被認為是壞的或磨損的。由于讀取操作不需要隧穿，它們不會磨損單元。因此，閃存的壽命表示為它可以支持的編程/擦除(P/E)周期數(shù)。有一篇名為“了解典型和最大編程/擦除性能”的文章解釋了如何獲得編程和擦除性能的典型值和最大值。

SLC NAND閃存

在SLC閃存中，每個存儲單元僅存儲一位信息：邏輯0或邏輯1。單元的閾值電壓與某個電壓電平進行比較，如果高于這一電平，則該位被視為邏輯0。如果低于這一電平則為邏輯1。

圖2：將SLC閃存單元中的電壓與閾值電壓進行比較，以確定它是邏輯0(高于閾值)還是邏輯1(低于閾值)。

由于只有兩個電平，因此兩個電平電壓之間的電壓差距可能非常高。這使得讀取存儲單元更容易，更快捷。原始誤碼率(RBER)也很低，這要歸功于較大的電壓差，因為在讀取操作期間任何泄漏或干擾的影響較小。低RBER還減少了特定數(shù)據(jù)塊所需的ECC位數(shù)。

大電壓差的另一個優(yōu)點是磨損的影響相對較小，因為微小的電荷泄漏具有相對較低的影響。邏輯電平的更寬分布也有助于以更低的電壓對存儲單元進行編程或擦除，這進一步增加了單元的耐用性，進而提高了壽命周期內(nèi)P/E循環(huán)數(shù)。

但是SLC閃存也有缺點，與其他類型的閃存相比，它在相同裸片面積上可以存儲的數(shù)據(jù)要少，因此其存儲單元的成本更高。SLC閃存通常用于對成本不敏感且需要高可靠性和耐用性的應(yīng)用中，例如對P/E循環(huán)數(shù)有很高要求的工業(yè)和企業(yè)級應(yīng)用。

MLC NAND閃存

在MLC閃存中，每個單元存儲兩位信息，即00、01、10和11。在這種情況下，閾值電壓要與三個電平進行比較(總共4個電壓帶)。

圖3：將MLC閃存單元中的電壓與三個閾值電壓進行比較，以確定其兩位邏輯值。

因為要對多個電平進行比較，讀取操作需要更加精確，導(dǎo)致其讀取速度比SLC 閃存更慢。由于較低的電壓差，原始誤碼率(RBER)也相對較高，而且特定數(shù)據(jù)塊需要更多的ECC比特位?，F(xiàn)在磨損的影響也更為顯著，因為與SLC閃存相比，任何電荷泄漏都會產(chǎn)生更大的相對影響，從而減少了壽命周期內(nèi)P/E循環(huán)次數(shù)。

由于需要仔細編程以便將電荷存儲在每個邏輯電平所需的緊密窗口內(nèi)，MLC閃存的編程操作也要慢得多。然而，它的主要優(yōu)點是每比特成本更低，要比SLC閃存低2-4倍。MLC閃存通常用于對成本更敏感的應(yīng)用，例如消費電子或游戲機，因為這類應(yīng)用對性能、可靠性和耐用性的要求不是那么嚴格，并且所要求的壽命周期內(nèi)P/E循環(huán)次數(shù)也相對較低。有一篇題為“SLC VS. MLC NAND閃存”的文章提供了SLC和MLC閃存的詳細比較。

企業(yè)級eMLC NAND閃存

MLC閃存的低可靠性和耐用性使得它不適合企業(yè)級應(yīng)用，而低成本是它得以存在的主要因素。為了發(fā)揮其低成本優(yōu)勢，閃存制造商開發(fā)出一種優(yōu)化級別的MLC閃存，稱為eMLC，它具有較高的可靠性和耐用性。eMLC中的數(shù)據(jù)密度通常會降低，從而提供更好的電壓差以提高可靠性。較慢的擦除和編程循環(huán)通常用于減少磨損的影響并提高耐用性。 還有許多其他技巧可以提高eMLC的可靠性和耐用性，每家制造商各有自己的方法。

TLC NAND閃存

在TLC閃存中，每個單元存儲3位信息。現(xiàn)在是將閾值電壓與七個電平(總共8個電壓帶)進行比較。

圖4：將TLC閃存單元中的電壓與七個閾值電壓進行比較，以確定其三位邏輯值。

與SLC閃存相比，TLC閃存需要將更多電平進行比較，其讀取操作需要高度精確，因此速度比較慢。原始誤碼率(RBER)也很高，這就需要為特定數(shù)據(jù)塊提供更多ECC位。此外，其單元磨損的影響也增加了，大大減少了壽命周期內(nèi)P/E循環(huán)次數(shù)。其編程操作也較慢，因為電壓需要精確以便將電荷存儲在每個邏輯電平所需的更嚴格的窗口內(nèi)。

TLC閃存的主要優(yōu)勢是每比特的成本最低，要比SLC或MLC閃存都低得多。 TLC閃存適用于對成本高度敏感而對P/E循環(huán)次數(shù)要求較低的應(yīng)用，例如消費類電子產(chǎn)品。

SLC、MLC、eMLC和TLC的比較

表1對比了不同類型閃存的主要參數(shù)，假設(shè)都采用類似的光刻工藝。這些值僅用于是性能對比，就特定存儲器產(chǎn)品而言不一定準確。

表1：不同類型閃存的主要參數(shù)比較。

* ECC位數(shù)取決于工藝節(jié)點，較小的工藝節(jié)點需要更多的ECC位。

3D NAND閃存

上面討論的所有不同類型的閃存都是二維的，意思是存儲單元僅布置在晶圓的X-Y平面上。使用2D閃存技術(shù)，要在同一個晶圓中實現(xiàn)更高密度的唯一方法是縮小光刻工藝。其缺點是，對于較小的光刻節(jié)點，NAND閃存中的錯誤更為頻繁。另外，可用的最小光刻節(jié)點也是有下限的。

為了提高存儲密度，制造商開發(fā)了3D NAND或V-NAND(垂直NAND)技術(shù)，它可將Z平面中的存儲單元堆疊在同一晶圓上。以這種方式構(gòu)建存儲單元有助于在相同的裸片面積上實現(xiàn)更高的存儲密度。在3D NAND閃存中，存儲單元是作為豎直串連接的，而不是2D NAND中的水平串。

第一批3D閃存產(chǎn)品有24層。隨著這一技術(shù)的進步，已經(jīng)可以制造出32、48、64甚至96層的3D閃存。其優(yōu)勢在于同一區(qū)域中的存儲單元數(shù)量明顯增加。這也使存儲器制造商能夠使用更大的光刻工藝來制造更可靠的閃存芯片。

在3D閃存中可以看到另一個主要的技術(shù)轉(zhuǎn)變，就是使用電荷陷阱而不是浮柵晶體管。電荷陷阱在結(jié)構(gòu)上類似于FGMOS，只是用氮化硅膜代替了浮柵。請注意，由于大規(guī)模制造的困難，電荷陷阱在市場上還沒有被廣泛使用。生產(chǎn)3D閃存時，由于難以使用浮柵晶體管來構(gòu)造垂直串，電荷陷阱技術(shù)便被引進，它也有其他一些固有的優(yōu)點。

與FGMOS相比，基于電荷陷阱的存儲器有許多優(yōu)點。它可以在較低電壓下編程和擦除，從而大大提高耐用性。由于捕獲層(氮化物)是絕緣層，電荷不會泄漏，因而也提高了可靠性。由于電荷不會從電荷陷阱的一側(cè)流到另一側(cè)，因此可以在同一陷阱層上存儲多于一位的電荷。賽普拉斯(前Spansion)已經(jīng)在NOR閃存中有效地利用了這種特性，稱為MirrorBit技術(shù)，它可將兩位數(shù)據(jù)存儲在一個存儲單元中，類似于MLC閃存。

未來的趨勢

所有主要的閃存制造商都在積極致力于采用不同的方法，以降低每比特閃存的成本，同時繼續(xù)生產(chǎn)適用于各種應(yīng)用的存儲器產(chǎn)品。業(yè)界正在積極研究如何增加3D NAND閃存中垂直層的數(shù)量。雖然15nm工藝似乎是目前NAND閃存中最小的工藝節(jié)點，但縮小閃存的光刻節(jié)點的努力仍在繼續(xù)。將MLC和TLC技術(shù)與3D NAND閃存相結(jié)合也正在積極探索中，許多制造商已經(jīng)取得了成功。隨著新技術(shù)的出現(xiàn)，我們可能很快就會看到存儲單元可以存儲一個字節(jié)(8位)的數(shù)據(jù)，垂直層將達到256層甚至更高。