LG 電子的材料和設(shè)備高級研究中心光學(xué)實驗室的工程師們正在研發(fā)下一代汽車智能前照燈。該智能前照燈模塊能夠根據(jù)環(huán)境中檢測到的目標（如路標、來車以及行人）動態(tài)控制車輛的前照明系統(tǒng)。為了對路況作出有效反應(yīng)，控制算法需要快速識別檢測到的目標，然后控制光束投影器中的數(shù)百個 LED 模塊。 LG 電子與旗下子公司 ZKW 合作，采用基于模型的設(shè)計，通過 MATLAB、Simulink 和 HDL Coder 構(gòu)建了基于 FPGA 的原型平臺，可以生成 LED 前照燈要投影的正確光圖案。 LG 電子的硬件/軟件集成專家 Jiyoung Jeong 表示，“通過將 MATLAB 和 Simulink 與基于模型的設(shè)計結(jié)合使用，可以輕松地設(shè)計各公司負責的部件并將其集成在單個工程工作流中。MATLAB 和 Simulink 不但改進了現(xiàn)有嵌入式硬件實現(xiàn)工作流，而且還易于與現(xiàn)有仿真和系統(tǒng)相集成?！?/p>

LG 電子使用 MATLAB、Simulink 和 HDL Coder 開發(fā)下一代智能前照燈。

▼ 挑戰(zhàn)

對于智能前照燈，一項關(guān)鍵要求是能夠快速響應(yīng)檢測到的環(huán)境變化。為了滿足這項要求，該團隊需要將視頻處理系統(tǒng)作為基于 FPGA 的原型來實現(xiàn)。但在當時，他們?nèi)狈?chuàng)建客戶要求的自定義函數(shù)所需的工具。 智能前照燈是 LG 電子的新品。原始設(shè)備制造商客戶請求在六個月內(nèi)就要提供原型，這無疑加劇了此類工程面臨的挑戰(zhàn)。過去，LG 電子的團隊手動編寫 HDL 代碼，以在 FPGA 上實現(xiàn)高速視頻處理算法。由于采用了這種手動工作流，開發(fā)和驗證復(fù)雜算法需要很長時間，而且硬件實現(xiàn)過程中引入的編碼錯誤也需要額外的調(diào)試時間。鑒于交付原型的截止時間非常緊迫，傳統(tǒng)方法需要的時間太長了。

▼ 解決方案

LG 電子的工程師將基于模型的設(shè)計與 MATLAB、Simulink 以及 HDL Coder 結(jié)合使用來設(shè)計和實現(xiàn)基于 FPGA 的原型開發(fā)平臺。該團隊一開始考慮過使用 Xilinx Model Composer，但發(fā)現(xiàn) HDL Coder 的定點轉(zhuǎn)換自動化、對自定義函數(shù)開發(fā)的支持以及整體工作流集成能夠更好地滿足其需求。ZKW 對基于此平臺的產(chǎn)品執(zhí)行了最后的調(diào)整和測試。 LG 電子的團隊使用 Image Processing Toolbox 和 Computer Vision Toolbox 中的模塊和函數(shù)，在 Simulink 中設(shè)計了一種基于幀的視頻處理算法。為了準備 HDL 實現(xiàn)，他們隨后使用 Vision HDL Toolbox 中的硬件就緒模塊創(chuàng)建了該算法的像素流版本。該團隊在 Simulink 中運行了基于幀和基于像素的仿真，以使用視頻文件以及來自評估板的實際輸入來驗證其算法設(shè)計。

“MATLAB 和 Simulink 將開發(fā)階段所需的時間減少了一半。這些工具支持自定義函數(shù)設(shè)計，從而使我們能夠輕松響應(yīng) OEM 客戶的需求?！?—— Jiyoung Jeong，LG 電子

通過仿真驗證了視頻處理算法后，工程師使用 HDL Coder 和 Xilinx 支持包為其 Xilinx Zynq UltraScale+ MPSoC 目標生成了可綜合的 VHDL 代碼。他們使用了 HDL Coder 來探索各種設(shè)計選項，并尋找滿足其資源和速度需求的解決方案。 他們還使用了 Embedded Coder 來開發(fā)適用于 SoC 的 Arm Cortex-A53 處理器的應(yīng)用。該應(yīng)用支持在原型構(gòu)建期間實時調(diào)整視頻處理算法。 LG 電子的工程師在截止日期前成功部署并測試了基于 FPGA 的視頻處理系統(tǒng)原型?，F(xiàn)在，他們正計劃使用相同的工作流實現(xiàn)基于 ECU 的原型。

▼ 結(jié)果

1）在原型硬件上快速實現(xiàn)了需求。 “我們能夠直接在模型中實現(xiàn)需求，在 Simulink 中通過幀級和像素級仿真檢查結(jié)果的有效性，并使用 HDL Coder 在目標 FPGA 上快速構(gòu)建原型，”Jeong 說道。

2）縮短了編碼和驗證時間。 “由于使用 HDL Coder 可以自動生成 HDL 代碼，因此，我們將編碼和驗證所需的時間分別減少了 80% 和 30%，”Jeong 說道。“據(jù)估計，通過使用硬件支持包中的功能，我們將原型構(gòu)建時間減少了 50%?！?3）提高了代碼一致性和可重用性。 “使用 HDL Coder 生成代碼時，我們始終依據(jù)相同的代碼生成規(guī)則。這樣生成的代碼具有更高的一致性，這在多人處理同一工程時很有幫助，”Jeong 說道?！拔覀冞€通過使用 Simulink 工程和創(chuàng)建可重用的 Simulink 模型庫提高了可重用性，這些功能是通用 FPGA 工具所不能實現(xiàn)的。”

編輯：黃飛

?