我們有能力創(chuàng)造一些能保持前代性能并且更好更小的電子設(shè)備，例如今天的可穿戴設(shè)備、智能手機(jī)或平板電腦，這是由于很多因素超過(guò)摩爾定律而快速發(fā)展，從而能夠從底層的嵌入組件發(fā)展到今天把它們封裝在一起。關(guān)于后者，扇出晶圓級(jí)封裝(FOWLP)正在迅速成為新的芯片和晶圓級(jí)封裝技術(shù)，并被預(yù)測(cè)會(huì)成為下一代緊湊型，高性能的電子設(shè)備的基礎(chǔ)。

而用常規(guī)的倒裝芯片WLP方案中I / O端子散布在芯片表面面積，從而限制了I / O連接的數(shù)目，F(xiàn)OWLP在一個(gè)環(huán)氧模制化合物(EMC)中嵌入每個(gè)裸片時(shí)，每個(gè)裸片間的空隙有一個(gè)額外的I/O連接點(diǎn)，這樣I/O數(shù)會(huì)更高并且的對(duì)硅利用率也有所提高。再分布層(RDLs)由物理氣相沉積(PVD)形成，并和隨后的電鍍以及微影圖案，重新規(guī)劃從裸片上的I /o鏈接到外圍環(huán)氧樹(shù)脂區(qū)域的路線。

FOWLP處理流程

利用FOWLP，具有成千上萬(wàn)I / O點(diǎn)的半導(dǎo)體器件可通過(guò)兩到五微米間隔線實(shí)現(xiàn)無(wú)縫連接，從而使互連密度最大化，同時(shí)實(shí)現(xiàn)高帶寬數(shù)據(jù)傳輸。去除基板顯著節(jié)約了成本。

伴隨FOWLP，如今我們才有能力在這些模片上嵌入一些異構(gòu)設(shè)備包括基帶處理器，射頻收發(fā)器和電源管理IC，從而實(shí)現(xiàn)了最新一代的超薄可穿戴和移動(dòng)無(wú)線設(shè)備。因?yàn)椴婚g斷的線和節(jié)約的空間，F(xiàn)OWLP有潛力適用于更高性能的設(shè)備，包括內(nèi)存和應(yīng)用處理器，F(xiàn)OWLP能夠應(yīng)用到新的市場(chǎng)，包括汽車(chē)和醫(yī)療應(yīng)用甚至更多。

今天業(yè)內(nèi)領(lǐng)先的FOWLP應(yīng)用產(chǎn)商包括了Amkor, ASE, Freescale, NANIUM, STATS ChipPAC, 和臺(tái)積電，臺(tái)積電由于其廣泛報(bào)道的與蘋(píng)果公司生產(chǎn)iphone7的a10處理器的合同，成為最受注目的供應(yīng)商 – 據(jù)說(shuō)此部分歸功于臺(tái)積電成熟的基于FOWLP的inFO技術(shù)。

據(jù)研究公司YoleDéveloppement公司于2015年9月發(fā)布的名為“FO WLP Forecast update 09/2015”的報(bào)道，臺(tái)積電發(fā)布的inFO格式有望把FOWLP的工業(yè)封裝收益從2015年的$ 240M在2020年增至$ 2.4B。隨著預(yù)期的54%復(fù)合年增長(zhǎng)率，Yole預(yù)計(jì)FOWLP將成為半導(dǎo)體工業(yè)里發(fā)展最快的先進(jìn)封裝技術(shù)。

發(fā)熱量低，高速處理

所有扇出晶圓以單裸片嵌入EMC為特征，旋轉(zhuǎn)介質(zhì)圍繞著RDL。這些材料呈現(xiàn)一些獨(dú)有的問(wèn)題，包括吸濕性，過(guò)量放氣和有限的耐熱性。如果不妥善處理，在金屬沉積階段的污染會(huì)危及接觸電阻。

而傳統(tǒng)的硅電路可承受的熱量高達(dá)400℃，可以在一分鐘內(nèi)進(jìn)行脫氣。FOWLP中使用的介質(zhì)和EMC耐熱性接近120℃，溫度超過(guò)這個(gè)閾值會(huì)導(dǎo)致分解和過(guò)度晶圓翹曲。在這樣低的溫度下脫氣芯片，自然需要較長(zhǎng)的時(shí)間量，并且大大減少了常規(guī)的濺射系統(tǒng)的吞吐量。

多芯片脫氣(MWD)的技術(shù)已經(jīng)成為一個(gè)引人注目的解決方法，在芯片單獨(dú)轉(zhuǎn)移到后續(xù)的預(yù)清潔和濺射沉積之前，高達(dá)75個(gè)的芯片可以并行在120℃下脫氣，而不會(huì)破壞真空狀態(tài)。

用這種方法，芯片被動(dòng)態(tài)地在干凈，高度真空條件下泵浦，將加熱芯片的輻射熱直接傳遞給低于封裝應(yīng)用規(guī)定的溫度。

在MWD內(nèi)每個(gè)芯片所花時(shí)間達(dá)到30分鐘，但因?yàn)樗鼈兪遣⑿刑幚淼?，“干”芯片?0至90秒輸出進(jìn)入到金屬沉積，每小時(shí)芯片輸出數(shù)在30到 50之間。相比于單芯片脫氣技術(shù)，此方法使PVD系統(tǒng)流量增大2-3倍?；阝g化厚度增加的更低熱預(yù)算的材料出現(xiàn)，更長(zhǎng)時(shí)間的脫氣對(duì)系統(tǒng)容量不會(huì)產(chǎn)生影響。

這些好處是不容易實(shí)現(xiàn)的，除非我們能夠克服隨之而來(lái)的翹曲挑戰(zhàn)。環(huán)氧模芯片可以在固化后翹曲，翹曲的尺寸和形狀是由嵌入芯片的位置、芯片形狀和密度決定的。因此，一個(gè)FOWLP PVD系統(tǒng)必須能夠使化溫度引起的形狀變化達(dá)到最小，和能夠容納彎曲度達(dá)10mm的芯片。工業(yè)中對(duì)于可接受的彎曲閾值可能低于6mm，但是，在一個(gè)6mm+翹曲的基板上完成均勻厚度的導(dǎo)體是不太容易。

完整至上

成功脫氣后，但在金屬沉積之前，F(xiàn)O芯片在等離子體蝕刻模塊中預(yù)清潔。這有助于從觸頭去除微量氧化物層，但是由于觸頭周?chē)挠袡C(jī)介質(zhì)的混合物，將導(dǎo)致碳堆積于室壁.這些碳不易粘附到陶瓷腔室的表面，并且如果不仔細(xì)管理，可能會(huì)導(dǎo)致早期顆粒破裂。

新原位粘貼技術(shù)使這些沉積碳在預(yù)清洗過(guò)程中更好地吸附在室表面，實(shí)現(xiàn)超過(guò)6000片晶圓的保護(hù)性間隔維持。這種方法可以通過(guò)減少專(zhuān)用芯片糊劑的頻率，大大提高產(chǎn)量。使用傳統(tǒng)技術(shù)，每生產(chǎn)10至20個(gè)芯片就要為室粘貼而暫停生產(chǎn)。

FOWLP對(duì)于超小型、高I/O電子設(shè)備的好處，比主流FOWLP所面臨的上述技術(shù)壁壘要重要的多。有了克服阻礙FOWLP工藝的脫氣，翹曲和完整性這些困難的能力，電子產(chǎn)品制造商可以消除影響生產(chǎn)速度和產(chǎn)率的阻力，同時(shí)釋放FOWLP的全部潛力。