?

第一章：產(chǎn)品概述

1.1產(chǎn)品概述

璞致軟件無線電 PZSDR 系列包括了眾多產(chǎn)品類別，本文介紹的是

P201Mini/P203Mini 兩款，兩款硬件完全兼容，軟件完全兼容，分別使用 了 XILINX 公司的 XC7Z020-2CLG400I 作為主控制器，搭載 ADI 公司的

AD9361/AD9363 射頻芯片構(gòu)成了產(chǎn)品的主體架構(gòu)。P201Mini 為 ZYNQ7020 搭 配 AD9361, P203Mini 為 ZYNQ7020 搭配 AD9363,兩款的主要差別在于射頻 芯片的帶寬不同，用戶可以根據(jù)實際需求來選擇對應(yīng)產(chǎn)品。

P201Mini/P203Mini兩款集成了多種射頻和其他硬件接口，資源豐 富、方便易用，如下圖可以概覽產(chǎn)品內(nèi)部資源結(jié)構(gòu)。

P201Mini/P203Mini 的 PCB 尺寸是長寬=8550mm，PCB 厚度為 2.2mm，此外我們?yōu)楫a(chǎn)品配備了精美外殼，外殼尺寸為長寬高

=955523mm，整個外殼也起到了散熱的作用，確保了產(chǎn)品穩(wěn)定運行。

產(chǎn)品按照工業(yè)級標(biāo)準(zhǔn)設(shè)計，工作溫度-40—85℃,采用了0.5ppm 高精 度時鐘。

?編輯

1.2********產(chǎn)品資源與框圖

如下框圖已列出產(chǎn)品板載資源，通過下表可以看到開發(fā)板所包含的所 有功能。

?編輯

1.3********產(chǎn)品尺寸與外殼

如下圖分別展示了產(chǎn)品 PCBA 尺寸與外殼尺寸。

?編輯?編輯

[]()第二章：硬件使用說明

本章節(jié)開始我們將系統(tǒng)介紹產(chǎn)品的硬件，以便用戶快速上手使用。

[]()2.1P201Mini與P203Mini對比

如下表列出了 P201Mini和 P203Mini 的參數(shù)指標(biāo)，兩款產(chǎn)品的差異點在于射 頻芯片的選用不同，所以 P201Mini和 P203Mini 的差異表現(xiàn)在射頻端口的頻率范 圍不同、信號帶寬不同。用戶可以對比下表選擇對應(yīng)產(chǎn)品使用。

?編輯

2.2********關(guān)于供電

產(chǎn)品提供了兩種供電方式:XH2.54 接口、TypeC 接口，兩種供電方式為客戶 在不同使用模式下供電。

XH2.54: 如果集成單板到自己的設(shè)備中，就可以通過 XH2.54 接口供電，供 電電壓范圍是 5V/1A，但是需要注意的是 5V 一定要處理好浪涌，可以在輸入口 加個電容，或者在外部加一級 DCDC 穩(wěn)壓。

TypeC：這里的 TypeC 接口提供了多重功能，既可以對板卡供電，直接接到 電腦 USB 接口上，即可為板卡提供 5V 電源。同時也是通信接口，提供了 JTAG、 UART 的通信功能，方便用戶下載和調(diào)試板卡。

?編輯

2.3********主控時鐘

單板為 PS 側(cè)提供了33.33Mhz 的時鐘輸入，輸入的管腳位置為 PS_CLK_500； 為 PL 端提供 40M 時鐘，輸入管腳位置為 IO_L14P_SRCC_35,管腳號為 J18。

2.4********主控復(fù)位

單板在靠近板邊位置提供了nGST 復(fù)位按鍵，為系統(tǒng)復(fù)位按鍵，低電平有效。 此引腳分別連接到 PS 側(cè)的 PS_POR_500 和 PL 側(cè)的 IO_12N_MRCC_34（管腳位置 U19）引腳上。

2.5********主控啟動模式

單板板支持三種啟動模式，分別是 JTAG、QSPI Flash、SD 卡。啟動模式的 切換可以提供板邊的撥動開關(guān)選擇，當(dāng)開關(guān)撥動到 JTAG 側(cè)，即為 JTAG 啟動模 式，可以通過 JTAG 接口下載調(diào)試單板；當(dāng)開關(guān)撥動到 QSPI/SD 側(cè)，啟動模式切 換為 QSPI Flash 和 SD 卡模式，在此模式下，我們做了特別的設(shè)計，當(dāng)不接 SD 卡時，默認(rèn)為 QSPI FLASH 啟動，當(dāng)接了SD 卡時，啟動模式自動切換到SD 模式。

2.6DDR3介紹

PS 側(cè)設(shè)計了兩顆工業(yè)級 DDR3L 芯片，單顆容量 512MB，兩顆共計容量為 1GB, 型號為 MT41K256M16TW-107IT:P，DDR3L 管腳分配直接調(diào)用系統(tǒng)分配即可。也可 以參考我司提供的例程。

2.7QSPIFLASH********介紹

板載 256Mb 的 QSPI FLASH，可用于存儲啟動文件和用戶文件。 管腳定義如下表。

2.8E2PROM介紹

單板上預(yù)留了一顆 E2PROM，容量為 256Kb，管腳定義如下表。

2.9PL側(cè)千兆以太網(wǎng)

單板 PL 側(cè)設(shè)計了一顆千兆以太網(wǎng)芯片,以太網(wǎng)芯片與 ZYNQ 芯片之間通過 RGMII 接口互聯(lián)，連接對應(yīng)管腳見下表芯片地址 PHY_AD[2:0]=001。

2.10SD卡

單板上設(shè)計了 SD 卡座，與PS 側(cè) BANK501 相連，因為 BANK501 的電平為 1.8V，但 SD 的數(shù)據(jù)電平為 3.3V,所以使用 TXS02612RTWR 進(jìn)行電平轉(zhuǎn)換。

如下是 SD 卡的管腳分配，更詳細(xì)電路可參考原理圖。

2.11USB轉(zhuǎn)JTAG和********UART

單板上設(shè)計了一路 USB 轉(zhuǎn) JTAG/UART 接口，JTAG 連接到主控芯片的 JTAG 接口上， UART 連接到主控的 UART1 管腳上。

如下是 UART 管腳分配，更詳細(xì)電路可參考原理圖。

[]()2.12AD9361介紹

產(chǎn)品射頻部分使用了 ADI 公司的 AD9361，本小節(jié)我們將從射頻鏈路、數(shù)據(jù) 通道、時鐘部分詳細(xì)介紹。

[]()2.12.1********射頻前端電路

射頻前端電路涉及到巴倫、功放兩部分。巴倫的帶寬為 10M-6Ghz，覆蓋了 AD9361 的通信帶寬。

功放的帶寬是 50M-6Ghz，也是覆蓋了 AD9361 的通信帶寬，但功放在整個通 信帶寬的增益平坦度略有差異，如下表可以詳細(xì)看到功放在各頻點指標(biāo)。

2.12.2AD9361控制和數(shù)據(jù)端口

AD9361 數(shù)字端口分為數(shù)據(jù)端口和控制端口兩部分，數(shù)據(jù)端口可以定義為 LVCMOS 也可以定義成 LVDS，LVCMOS 的通信速率不高，所以璞致提供的項目工程 里默認(rèn)用 LVDS 接口來定義數(shù)據(jù)端口,如下表列出了管腳對應(yīng)關(guān)系，也可以參考原 理圖。

2.12.3AD9361時鐘電路

AD9361 的輸入時鐘采用的了 40M VCTCXO，精度高達(dá) 0.5ppm。此外板卡上預(yù) 留了 ADF4002BRUZ 芯片，如果對時鐘精度有更高要求，可以通過射頻頭輸入到 ADF4002BRUZ 來調(diào)整。對于時鐘的詳細(xì)使用可以參考璞致提供的原理圖來編程。

2.13PPS和時鐘輸入

板卡上設(shè)計了一路 PPS 輸入和 10M 時鐘輸入電路，此電路從同一個 mmcx 接口輸入， RC 電路配合 FPGA 的 IO 控制來選擇 PPS 和時鐘電路的通斷，此外 10M 時鐘信號還連接到 了 ADF4002 上，做時鐘校正。PPS 和時鐘分別連到 FPGA 的如下管腳：

2.14IO擴(kuò)展口

底板上設(shè)計了一個 12P 2.54mm 間距的排針，用于擴(kuò)展信號的連接，如下 表標(biāo)出了信號所在的芯片位置，詳細(xì)連接關(guān)系參考原理圖部分。

2.15用戶LED

板卡上預(yù)留了一路 LED 做用戶自定義使用，LED 高電平亮，LED 低電平滅。 如下表列出了 LED 的管腳對應(yīng)關(guān)系，更詳細(xì)說明可以參考提供的原理圖。

?

審核編輯 黃宇