ADC32RF42器件是一款 14 位、1.5GSPS、雙通道模數(shù)轉(zhuǎn)換器 （ADC），支持輸入頻率高達 4 GHz 及以上的射頻采樣。該ADC32RF42專為高信噪比 （SNR） 而設計，可提供 –151.8 dBFS/Hz 的噪聲頻譜密度，并在較大的輸入頻率范圍內(nèi)提供動態(tài)范圍和信道隔離。帶有片內(nèi)端接的緩沖模擬輸入可在較寬的頻率范圍內(nèi)提供均勻的輸入阻抗，并最大限度地減少采樣保持毛刺能量。
*附件：adc32rf42.pdf

每個ADC通道可以連接到一個雙頻數(shù)字下變頻器（DDC），每個DDC最多三個獨立的16位數(shù)控振蕩器（NCO），用于相位相干跳頻。此外，ADC還配備了前端峰值和RMS功率檢測器和報警功能，以支持外部自動增益控制（AGC）算法。

該ADC32RF42支持具有基于子類 1 的確定性延遲的JESD204B串行接口，使用高達 12.5 Gbps 的數(shù)據(jù)速率，每個 ADC 最多有 4 個通道。該器件采用 72 引腳 VQFN 封裝（10 mm × 10 mm），支持工業(yè)溫度范圍（–40°C 至 +85°C）。

特性

• 14位、雙通道、1.5GSPS ADC
• 本底噪聲：–151.8 dBFS/Hz
• RF 輸入支持高達 4 GHz
• 孔徑抖動：90 fS
• 信道隔離度：95 dB（f 在 = 1.8 吉赫
• 光譜性能 （f 在 = 950 MHz，–2 dBFS）：
  • 信噪比：61.1 dBFS
  • SFDR：67dBc HD2、HD3
• 光譜性能 （f 在 = 1.85 GHz，–2 dBFS）：
  • 信噪比：58.9 dBFS
  • SFDR：64dBc HD2、HD3
• 片內(nèi)數(shù)字下變頻器：
  • 多達 4 個 DDC（雙頻模式）
  • 每個 DDC 最多 3 個獨立 NCO
• 片內(nèi)輸入箝位，用于過壓保護
• 可編程片內(nèi)功率檢測器，帶有報警引腳，支持 AGC
• 片上抖動
• 片內(nèi)輸入端接
• 輸入滿量程：1.35 V聚丙烯
• 支持多芯片同步
• JESD204B接口：
  • 基于子類 1 的確定性延遲
  • 每通道 4 通道，高達 12.5 Gbps
• 功耗：2 W/Ch，1.5 GSPS
• 72引腳VQFN封裝（10 mm×10 mm）

參數(shù)

方框圖

ADC32RF42 是德州儀器推出的 14 位雙通道高速模數(shù)轉(zhuǎn)換器（ADC），采樣率達 1.5 GSPS，支持最高 4 GHz 射頻輸入，集成數(shù)字下變頻器（DDC）與 JESD204B 接口，專為高動態(tài)范圍寬帶接收場景設計，適配蜂窩通信、相控陣雷達、電子戰(zhàn)等應用。

一、核心基礎信息

（一）核心定位與關(guān)鍵參數(shù)

• 分辨率與采樣率：14 位無失碼，單 / 雙通道可選，最大采樣率 1.5 GSPS，輸入全量程 1.35 VPP。
• 關(guān)鍵性能：噪聲基底低至 -151.8 dBFS/Hz，孔徑抖動僅 90 fS；950 MHz 輸入時 SNR 達 61.1 dBFS、SFDR 67 dBc，1.85 GHz 輸入時 SNR 58.9 dBFS、SFDR 64 dBc；通道隔離度在 1.8 GHz 時達 95 dB。
• 工作環(huán)境：工業(yè)級溫度范圍 -40°C 至 85°C，結(jié)溫最高 125°C；ESD 防護 ±1000 V（HBM）/±500 V（CDM）。

（二）封裝與引腳

• 封裝類型：72 引腳 VQFN（RMP 封裝），尺寸 10 mm×10 mm，含熱焊盤（需焊接至 PCB 地平面優(yōu)化散熱）。
• 引腳功能：包含雙路差分模擬輸入（INAP/INAM、INBP/INBM）、時鐘輸入（CLKINP/CLKINM）、JESD204B 數(shù)據(jù)輸出（DA [3:0]、DB [3:0]）、SPI 控制引腳（SCLK/SDIN/SEN/SDOUT）及 4 路 GPIO，支持多芯片同步的 SYSREF 和 SYNCB 引腳。

二、核心特性與功能模塊

（一）模擬前端與信號處理

• 輸入特性：內(nèi)置 100 Ω 差分終端，輸入阻抗 65 Ω、電容 2 pF，模擬帶寬達 3.2 GHz；集成輸入鉗位電路，提供過壓保護，最大限制 2.4 VPP 輸入。
• 時鐘與同步：支持 750 MHz-1.5 GHz 差分時鐘輸入，占空比 45%-55%；SYSREF 信號用于多芯片同步與內(nèi)部時序校準，支持可編程延遲調(diào)整。

（二）數(shù)字下變頻器（DDC）

• 工作模式：支持單 / 雙波段接收，雙波段模式下每通道最多 4 個 DDC，每 DDC 含 3 個獨立 16 位數(shù)控振蕩器（NCO），支持相位相干跳頻。
• decimation 濾波：提供 4/6/8/9/10/12/16 倍復數(shù)抽取，阻帶抑制約 90 dB，通帶帶寬約 80%，可靈活調(diào)整輸出數(shù)據(jù)率。

（三）接口與控制

• JESD204B 接口：支持 Subclass 1 確定性延遲，每通道最多 4 路 lanes，單 lane 速率最高 12.5 Gbps，支持 8b/10b 編碼與擾碼。
• 控制接口：SPI 接口（支持 3 線 / 4 線模式）用于配置寄存器，4 路 GPIO 可配置為 NCO 控制、功率檢測告警或過范圍指示。
• 功率檢測：集成峰值、RMS、交叉檢測器，支持自動增益控制（AGC），可通過寄存器設置閾值與滯回特性。

（四）電源與功耗

• 供電需求：模擬電源 AVDD19（1.8-2.0 V）、AVDD（1.1-1.25 V），數(shù)字電源 DVDD（1.1-1.2 V）；雙通道 1.5 GSPS 工作時功耗約 4.03-6.95 W，單通道工作時約 2.66 W，全局掉電模式功耗 360 mW。

三、應用場景與設計要點

（一）典型應用

• 多模蜂窩接收機（2G/3G/4G）、相控陣雷達、電子戰(zhàn)設備、寬帶無線通信、高速數(shù)字化儀、通信測試儀器、毫米波接收機。

（二）設計關(guān)鍵要點

• 電源與去耦：各電源引腳需就近放置 0.1 μF 陶瓷電容 + 10 μF 鉭電容去耦，模擬地與數(shù)字地單點連接，減少噪聲耦合。
• 時鐘設計：推薦使用低相噪時鐘源，時鐘路徑需阻抗匹配，可添加帶通濾波器降低外部抖動影響。
• 布局要求：模擬輸入與數(shù)字輸出分區(qū)域布線，避免平行走線；JESD204B 差分線對長度匹配，減少 skew；熱焊盤充分散熱，輸入線路短且對稱。
• 同步配置：多芯片同步時需通過 SYSREF 信號校準時序，JESD204B 接口需配置 LMFS 參數(shù)與幀格式，確保確定性延遲。