chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

新思科技攜手Socionext實現(xiàn)3DIC芯片成功流片

新思科技 ? 來源:新思科技 ? 2026-03-19 12:35 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

在交付高性能、低功耗芯片的過程中——尤其是用于人工智能AI)和高性能計算(HPC)應(yīng)用的 3D Multi-Die 設(shè)計——設(shè)計和開發(fā)的速度至關(guān)重要。

Socionext 在開始進(jìn)行初始設(shè)計后,僅用七個月就完成了兩次尖端 3DIC 芯片的成功流片,創(chuàng)造了復(fù)雜度和速度的新基準(zhǔn)。該芯片基于先進(jìn)的 TSMC-SoIC 技術(shù),將兩顆異構(gòu)芯片(計算芯片采用 TSMC N3 工藝,I/O 芯片采用 TSMC N5 工藝)以面對面(F2F)配置進(jìn)行堆疊。

為了加速工作流程并克服重大技術(shù)難題,Socionext 采用了新思科技的完整 IP 套件、電子設(shè)計自動化(EDA)工具和云解決方案。

Socionext 首席技術(shù)官兼執(zhí)行副總裁 Rajinder Cheema 表示:“要在創(chuàng)紀(jì)錄的時間內(nèi)交付 3D Multi-Die 設(shè)計,必須擁有最優(yōu)秀的合作伙伴和解決方案。我們與新思科技的合作,他們支持 3D 的 IP、AI 驅(qū)動的 EDA 流程和云解決方案,幫助我們克服了設(shè)計復(fù)雜性,在七個月內(nèi)完成多次流片,并樹立了創(chuàng)新和上市速度的新標(biāo)準(zhǔn)?!?/p>

新思科技解決方案:快速、可靠流片的核心引擎

隨著多芯片設(shè)計復(fù)雜度不斷增加,對強(qiáng)大、全面的設(shè)計和驗證解決方案的需求也在增長。新思科技的 IP、EDA 工具和可擴(kuò)展云資源幫助 Socionext 加速了開發(fā)的每個階段。

IP 解決方案

新思科技豐富的 IP 產(chǎn)品組合,使 Socionext 能夠快速、可靠地集成關(guān)鍵功能。通過利用預(yù)驗證過的模塊,設(shè)計團(tuán)隊可以專注于差異化和創(chuàng)新,而不是重復(fù)開發(fā)基礎(chǔ)組件。

Socionext 采用了新思科技 3D 支持的 IP,包括:3DIO,PCIe 6.0,DDR5,測試 IP 以及 SLM 工藝、電壓和溫度(PVT)監(jiān)控器等,這些 IP 確保設(shè)計符合 TSMC SoIC 要求。

通過定制化的 F2F 配置,新思科技的 PCIe 6.0 和 DDR5 IP 使得 Socionext 能夠在單一封裝中集成異構(gòu)邏輯、存儲器和接口單元,同時滿足性能、功耗和密度目標(biāo)。

3DIO IP 提供了 3D 芯片間連接,并與新思科技布局布線流程無縫集成。

EDA 工具

Socionext 使用了新思科技先進(jìn)的 EDA 工具,從架構(gòu)探索和 RTL 設(shè)計到物理實現(xiàn)和簽核,這些工具專為應(yīng)對 Multi-Die 和 3DIC 架構(gòu)的獨特挑戰(zhàn)而設(shè)計,包括復(fù)雜互連、功耗管理和時序收斂。

主要工具包括:

Fusion Compiler:提供 AI 驅(qū)動的自適應(yīng)流程,實現(xiàn)從 RTL 到 GDSII 的芯粒設(shè)計全流程自動化

Ansys Redhawk-SC(現(xiàn)已并入新思科技):用于多物理分析,支持早期熱和 IR 壓降優(yōu)化

TestMAX DFT:用于測試數(shù)據(jù)的實現(xiàn)和訪問,支持 IEEE 1838 標(biāo)準(zhǔn)

云 EDA 環(huán)境

驗證復(fù)雜的 3DIC 設(shè)計需要大量計算資源。Socionext 采用了 Synopsys Cloud FlexEDA SaaS 環(huán)境,為設(shè)計人員提供 2000 個按需計算核心和多個 TB 的存儲空間。


這種云模式支持并行處理多個仿真和分析,減少瓶頸,增強(qiáng)跨團(tuán)隊和跨地域的技術(shù)協(xié)作,大幅加快設(shè)計收斂。

在完成初步探索后,Socionext 使用了新思科技 Cloud FlexEDA 服務(wù)來實現(xiàn)其 3DIC 設(shè)計。

資源的可擴(kuò)展性確保了 Socionext 能夠滿足緊迫的截止日期,并在設(shè)計時進(jìn)行即時調(diào)整,完美應(yīng)對設(shè)計挑戰(zhàn)。

基于云的資源使 Socionext 的架構(gòu)、設(shè)計和簽核團(tuán)隊能夠更緊密協(xié)作,并提高生產(chǎn)效率。

應(yīng)用場景:緊湊、高效、強(qiáng)大

Socionext 的 3DIC 芯片將在多個應(yīng)用領(lǐng)域產(chǎn)生影響。其高性能和低功耗特性使其非常適合 AI 和 HPC 工作負(fù)載,這些場景需要巨大的計算吞吐量和高效的數(shù)據(jù)處理,且通常受限于熱環(huán)境。

得益于 TSMC SoIC 技術(shù)所實現(xiàn)的先進(jìn)集成工藝,以及新思科技解決方案帶來的設(shè)計優(yōu)化,Socionext 的 3DIC 芯片能夠提供下一代神經(jīng)網(wǎng)絡(luò)、數(shù)據(jù)分析和科學(xué)計算所需的速度和效率。

該芯片在消費領(lǐng)域也具有潛力。從智能手機(jī)和可穿戴設(shè)備到智能家居技術(shù),市場對緊湊且節(jié)能的設(shè)備需求旺盛。通過堆疊芯片并優(yōu)化尺寸和功耗,客戶可以在不犧牲電池壽命或外形的情況下,交付功能豐富的產(chǎn)品。

beee6808-22a9-11f1-90a1-92fbcf53809c.jpg

加速 3DIC 和 Multi-Die 創(chuàng)新

Socionext 的 3DIC 流片不僅是技術(shù)里程碑,更是半導(dǎo)體設(shè)計未來的縮影。

隨著傳統(tǒng)工藝縮放接近物理極限,Multi-Die 設(shè)計(將多個芯粒集成在單一封裝中)成為持續(xù)創(chuàng)新的關(guān)鍵策略。這一轉(zhuǎn)變帶來了新的挑戰(zhàn),包括復(fù)雜互連、異構(gòu)集成,以及對端到端設(shè)計和驗證流程的需求。

隨著行業(yè)不斷突破可能性的邊界,新思科技始終致力于為客戶提供他們成功所需的 IP、EDA 和云解決方案。無論是加快開發(fā)周期、支持先進(jìn)封裝,還是實現(xiàn)更高水平的集成和性能,我們的使命都是幫助像 Socionext 這樣的創(chuàng)新者快速且可靠地將突破性的產(chǎn)品推向市場。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 新思科技
    +關(guān)注

    關(guān)注

    5

    文章

    965

    瀏覽量

    52941
  • 3DIC
    +關(guān)注

    關(guān)注

    3

    文章

    92

    瀏覽量

    20141
  • Socionext
    +關(guān)注

    關(guān)注

    2

    文章

    77

    瀏覽量

    17252

原文標(biāo)題:新思科技聯(lián)合Socionext,實現(xiàn)3DIC芯片超快速流片突破

文章出處:【微信號:Synopsys_CN,微信公眾號:新思科技】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    行芯科技邀您共赴IIC 2026國際集成電路展覽會暨研討會

    企業(yè),行芯科技榮幸受邀參與此次盛會,將于3月31日發(fā)表題為《Signoff全棧解決方案,賦能3DIC Chiplet一次成功》的主題演講
    的頭像 發(fā)表于 03-23 11:39 ?226次閱讀

    3DIC集成技術(shù)的種類介紹

    3D集成技術(shù)至少包含3DIC集成和3DIC封裝兩個核心概念。顧名思義,兩者均采用垂直方向堆疊芯片的方式實現(xiàn)集成,但核心區(qū)別在于,
    的頭像 發(fā)表于 03-09 16:00 ?545次閱讀
    <b class='flag-5'>3DIC</b>集成技術(shù)的種類介紹

    芯動科技與雄立科技合作高性能100G網(wǎng)絡(luò)通信芯片一次成功

    近日,一站式IP和芯片定制賦能型領(lǐng)軍企業(yè)——芯動科技宣布,與國內(nèi)全棧網(wǎng)絡(luò)通信芯片和解決方案提供商——雄立科技攜手合作的高性能100G網(wǎng)絡(luò)通信芯片,一次
    的頭像 發(fā)表于 02-05 09:46 ?729次閱讀
    芯動科技與雄立科技合作高性能100G網(wǎng)絡(luò)通信<b class='flag-5'>芯片</b>一次<b class='flag-5'>流</b><b class='flag-5'>片</b><b class='flag-5'>成功</b>

    思科技分享實現(xiàn)AI芯片一次成功的十大策略

    帶來錯失融資機(jī)會、產(chǎn)品上市延期以及由此導(dǎo)致的市場份額流失等嚴(yán)重后果。 隨著越來越多的芯片公司和初創(chuàng)企業(yè)投入到 AI 芯片開發(fā)中,一次成功
    的頭像 發(fā)表于 01-19 11:08 ?722次閱讀

    Cadence公司成功第三代UCIe IP解決方案

    為推動小芯片創(chuàng)新的下一波浪潮,Cadence 成功其第三代通用小芯片互連技術(shù)(UCIe)IP 解決方案,在臺積電先進(jìn)的 N
    的頭像 發(fā)表于 12-26 09:59 ?434次閱讀
    Cadence公司<b class='flag-5'>成功</b><b class='flag-5'>流</b><b class='flag-5'>片</b>第三代UCIe IP解決方案

    思科技LPDDR6 IP已在臺積公司N2P工藝成功

    思科技近期宣布,其LPDDR6 IP已在臺積公司 N2P 工藝成功,并完成初步功能驗證。這一成果不僅鞏固并強(qiáng)化了新思科技在先進(jìn)工藝節(jié)點
    的頭像 發(fā)表于 10-30 14:33 ?2062次閱讀
    新<b class='flag-5'>思科</b>技LPDDR6 IP已在臺積公司N2P工藝<b class='flag-5'>成功</b><b class='flag-5'>流</b><b class='flag-5'>片</b>

    思科攜手武漢大學(xué)助力半導(dǎo)體人才培養(yǎng)

    9月,在新思科技中國三十周年之際,新思科攜手武漢大學(xué),共同舉辦為期五天的暑期實訓(xùn) - 新青年成長營,邀請三十位優(yōu)秀學(xué)子走進(jìn)新思科技,深入了解從硅到系統(tǒng)的前沿技術(shù)與產(chǎn)業(yè)圖景。
    的頭像 發(fā)表于 10-09 11:20 ?764次閱讀

    Socionext推出3D芯片堆疊與5.5D封裝技術(shù)

    Socionext Inc.(以下簡稱“Socionext”)宣布,其3DIC設(shè)計現(xiàn)已支持面向消費電子、人工智能(AI)和高性能計算(HPC)數(shù)據(jù)中心等多種應(yīng)用。通過結(jié)合涵蓋Chiplet、2.5D
    的頭像 發(fā)表于 09-24 11:09 ?2685次閱讀
    <b class='flag-5'>Socionext</b>推出<b class='flag-5'>3</b>D<b class='flag-5'>芯片</b>堆疊與5.5D封裝技術(shù)

    臺積電日月光主導(dǎo),3DIC先進(jìn)封裝聯(lián)盟正式成立

    與日月光攜手主導(dǎo),旨在攻克先進(jìn)封裝領(lǐng)域現(xiàn)存難題,推動產(chǎn)業(yè)邁向新高度。 據(jù)了解,3DIC AMA 的成員構(gòu)成極為多元,廣泛涵蓋晶圓代工、封裝、設(shè)備與材料等多個關(guān)鍵領(lǐng)域的企業(yè),首批加入的成員數(shù)量就已達(dá)到 37 家。臺積電、日月光作為領(lǐng)軍者,
    的頭像 發(fā)表于 09-15 17:30 ?1178次閱讀

    行芯科技亮相第三屆芯粒開發(fā)者大會

    在剛剛于無錫圓滿落幕的第三屆芯粒開發(fā)者大會——這場匯聚全球頂尖芯片企業(yè)、科研機(jī)構(gòu)及產(chǎn)業(yè)鏈專家的盛會上,行芯科技作為國內(nèi)Signoff領(lǐng)域的領(lǐng)軍企業(yè),受邀發(fā)表了主題演講《面向3DIC的Signoff挑戰(zhàn)與行芯創(chuàng)新性策略》,為行業(yè)破解3DI
    的頭像 發(fā)表于 07-18 10:22 ?1012次閱讀

    思科攜手微軟借助AI技術(shù)加速芯片設(shè)計

    近日,微軟Build大會在西雅圖盛大開幕,聚焦AI在加速各行業(yè)(包括芯片設(shè)計行業(yè))科學(xué)突破方面的變革潛力。作為Microsoft Discovery平臺發(fā)布的啟動合作伙伴,新思科技亮相本次大會,并攜手微軟將AI融入
    的頭像 發(fā)表于 06-27 10:23 ?1135次閱讀

    行芯科技揭示先進(jìn)工藝3DIC Signoff破局之道

    學(xué)術(shù)會議”上,行芯科技CEO賀青博士基于最近與Top設(shè)計公司合作成功的先進(jìn)工藝3DIC項目經(jīng)驗,發(fā)表了題為《面向3DIC的Signoff
    的頭像 發(fā)表于 06-12 14:22 ?1353次閱讀

    芯片首次成功率僅14%?合科泰解析三大破局技術(shù)

    你知道嗎?把設(shè)計好的芯片圖紙變成實物,這個關(guān)鍵步驟叫“”。但最近行業(yè)曝出一個驚人數(shù)據(jù):2025年,芯片第一次
    的頭像 發(fā)表于 06-03 17:50 ?1165次閱讀

    Cadence UCIe IP在Samsung Foundry的5nm汽車工藝上實現(xiàn)成功

    我們很高興能在此宣布,Cadence 基于 UCIe 標(biāo)準(zhǔn)封裝 IP 已在 Samsung Foundry 的 5nm 汽車工藝上實現(xiàn)首次成功。這一里程碑彰顯了我們持續(xù)提供高性能車
    的頭像 發(fā)表于 04-16 10:17 ?1131次閱讀
    Cadence UCIe IP在Samsung Foundry的5nm汽車工藝上<b class='flag-5'>實現(xiàn)</b><b class='flag-5'>流</b><b class='flag-5'>片</b><b class='flag-5'>成功</b>

    芯片失敗都有哪些原因

    最近和某行業(yè)大佬聊天的時候聊到芯片失敗這件事,我覺得這是一個蠻有意思的話題,遂在網(wǎng)上搜集了一些芯片
    的頭像 發(fā)表于 03-28 10:03 ?2528次閱讀
    <b class='flag-5'>芯片</b><b class='flag-5'>流</b><b class='flag-5'>片</b>失敗都有哪些原因