新思科技（Synopsys）宣布利用3D-IC整合技術(shù)加速多晶片堆疊系統(tǒng)（stacked multiple-die silicon system）的設(shè)計(jì)，以滿足當(dāng)今電子產(chǎn)品在運(yùn)算速度提升、結(jié)構(gòu)尺寸縮小及功耗降低等面向上的需求。此外，新思科技3D-IC initiative也將與IC設(shè)計(jì)與製造之領(lǐng)導(dǎo)廠商密切合作，以提供全方位EDA解決方案，其中包括IC實(shí)作（implementation）及電路模擬（circuit simulation）產(chǎn)品的強(qiáng)化版本。

　　3D-IC技術(shù)彌補(bǔ)傳統(tǒng)電晶體微縮（transistor scaling）的不足，讓設(shè)計(jì)人員藉由讓多個(gè)晶片垂直堆疊或在硅基板（silicon interposer）上達(dá)成2.5D的平行排列（side-by-side），以實(shí)現(xiàn)較高水準(zhǔn)的整合。3D-IC整合則是採用硅穿孔（through-silicon via，TSV）技術(shù)，是一種取代傳統(tǒng)晶片堆疊打線接合（wire-bonding）步驟的互連新技術(shù)。使用TSV可增加晶粒內(nèi)（inter-die）的通訊頻寬、縮小封裝結(jié)構(gòu)尺寸 （form factor），并降低多晶片堆疊系統(tǒng)的功耗。

　　PPM Associates總經(jīng)理Phil Marcoux表示：「當(dāng)2D微縮變得不實(shí)用后，集合效能、功耗和功能優(yōu)勢(shì)的3D-IC整合技術(shù)，很自然地便成了半導(dǎo)體科技的發(fā)展方向。有些3D-IC整合的優(yōu)勢(shì)如提昇復(fù)雜度、強(qiáng)化效能，及降低功耗等，都已獲得證實(shí)；但在3D-IC整合技術(shù)成為傳統(tǒng)2D架構(gòu)的商業(yè)可行替代方案之前，其他所宣稱的優(yōu)勢(shì)如改善上市時(shí)程、降低風(fēng)險(xiǎn)及成本等則仍有待實(shí)現(xiàn)。就3D-IC整合技術(shù)應(yīng)用于半導(dǎo)體產(chǎn)業(yè)而言，新思科技所提供之經(jīng)硅晶驗(yàn)證的EDA及IP解決方案是相當(dāng)重要的?！?/p>

　　新思科技3D-IC initiative的構(gòu)想始于半導(dǎo)體裝置層級(jí)（semiconductor device level）。多晶片堆疊納入具有不同熱膨脹係數(shù)（coefficients of thermal expansion，CTE）的各式材質(zhì)（通常黏合在一起），然而因?yàn)闊岣惺еC（thermal mismatch）的緣故，任何溫度變化將會(huì)產(chǎn)生材質(zhì)應(yīng)力（material stress），進(jìn)而導(dǎo)致硅晶損毀并影響電晶體的效能。此外，TSV、微凸塊（microbump）及其他錫焊凸塊（solder bump）也會(huì)在周遭產(chǎn)生永久應(yīng)力。新思科技的Sentaurus Interconnect TCAD工具能分析這些影響并在晶片堆疊中形塑TSV，讓效能和可靠度達(dá)到最佳化。而晶圓廠等半導(dǎo)體公司使用建模結(jié)果（modeling result）設(shè)計(jì)一套特別針對(duì)3D-IC整合的設(shè)計(jì)規(guī)則以確保產(chǎn)品的可製造性及信賴度。

　　新思科技3D-IC initiative的另一部分便是透過全面性EDA解決方案，來實(shí)現(xiàn)3D-IC設(shè)計(jì)：

　　· DFTMAX測(cè)試自動(dòng)化：為堆疊晶片及TSV提供可測(cè)性設(shè)計(jì)（design-for-test，DFT）

　　· DesignWare STAR Memory System IP：記憶體測(cè)試、診察暨修復(fù)的整合解決方案

　　· IC Compiler：支援布局與繞線（place-and-route），包括TSV、微凸塊、硅基板重布層（redistribution layer，RDL）及訊號(hào)路由層（signal routing）、電源網(wǎng)目（mesh）產(chǎn)生及互連檢查

　　· StarRC Ultra寄生析出（parasitic extraction）：支援TSV、微凸塊、中介（interposer）RDL及訊號(hào)路由（signal routing）金屬層

　　· HSPICE及CustomSim電路模擬：多晶片互連分析

　　· PrimeRail：IR壓降（IR-drop）及電磁模擬分析（EM analysis）

　　· IC Validator：為微凸塊及TSV提供設(shè)計(jì)規(guī)則檢查（DRC），以及堆疊晶片間布局與線路比對(duì)（LVS）的連結(jié)性檢查

　　· Galaxy Custom Designer實(shí)作解決方案：硅基板RDL、訊號(hào)路由及電源網(wǎng)目的客製化編輯

　　· Sentaurus Interconnect：藉熱機(jī)應(yīng)力（thermo-mechanical stress）分析評(píng)估用于多晶片堆疊的TSV與微凸塊所帶來的影響

　　新思科技設(shè)計(jì)實(shí)作事業(yè)群資深副總裁暨總經(jīng)理Antun Domic表示：「新興的3D-IC整合技術(shù)為想要提升系統(tǒng)效能、縮小封裝結(jié)構(gòu)尺寸，及降低功耗的設(shè)計(jì)團(tuán)隊(duì)提供具體的優(yōu)勢(shì)。2.5D和3D-IC整合對(duì)于延長成熟製程技術(shù)的壽命，以及實(shí)現(xiàn)高度異質(zhì)製程技術(shù)的集成扮演關(guān)鍵角色，因此在各式應(yīng)用領(lǐng)域中因摩爾定律所面臨到的電晶體不斷微縮的問題也將獲得滿足。藉由讓設(shè)計(jì)人員更有效率地實(shí)行多晶片堆疊系統(tǒng)，新思科技3D-IC解決方案可協(xié)助用戶快速實(shí)現(xiàn)創(chuàng)新先進(jìn)的設(shè)計(jì)，以滿足更快速、更輕薄且功耗更低的產(chǎn)品趨勢(shì)要求。」