集成電路傳統(tǒng)封裝的定義及其作用
狹義的封裝定義是指安裝集成電路芯片外殼的過(guò)程；廣義的封裝定義應(yīng)包括將制備合格的芯片、元件等裝配到載體....
全球封測(cè)業(yè)發(fā)展現(xiàn)狀與趨勢(shì)
隨著芯片技術(shù)的發(fā)展，封裝具有了新的作用，如功能集成和系統(tǒng)測(cè)試。從封裝類型的發(fā)展來(lái)看，早期的封裝主要是....
動(dòng)態(tài)隨機(jī)存儲(chǔ)器集成工藝（DRAM）詳解
在當(dāng)前計(jì)算密集的高性能系統(tǒng)中，動(dòng)態(tài)隨機(jī)存儲(chǔ)器（DRAM）和嵌入式動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器（embedded....
詳解三維NAND集成工藝（3D-NAND Integration Technology）
在20nm 工藝節(jié)點(diǎn)之后，傳統(tǒng)的平面浮柵 NAND 閃速存儲(chǔ)器因受到鄰近浮柵 -浮柵的耦合電容干擾而....
平面互補(bǔ)場(chǎng)效應(yīng)晶體管替代金屬柵工藝流程
該工藝是指在形成層間介質(zhì)層（ILD）后，插入工序以形成高k介質(zhì)和金屬柵疊層，即在化學(xué)機(jī)械拋光（露出多....
后段集成工藝（BEOL Integration Flow）- 2
雙鑲嵌工藝分為先通孔 （Via-First） 和先溝槽(Trench-First）兩種技術(shù)。以先通孔....
主側(cè)墻和N+/P+源漏的形成
首先，沉積四乙基原硅酸鹽氧化物（即使用正硅酸乙酯TEOS前驅(qū)的CVD氧化物，簡(jiǎn)稱TEOS-ox）和氮....
高K介質(zhì)（High-k Dielectric)和替代金屬柵(RMG)工藝介紹
高k介質(zhì)（如 HfO2、HfSiOx、HfSiON)和金屬柵(如TiN、TiAl、Al 或W等）模塊....
自對(duì)準(zhǔn)硅化物 (Self -Aligned Silicide) 工藝
形成多晶硅柵和源漏之后，先用濕法或干法清除在有源區(qū) (AA)和多晶硅柵表面的氧化物，濺射一薄層（厚度....
前段集成工藝（FEOL）
其制造工藝流程如下：首先形成補(bǔ)償側(cè)墻 (Offset Spacer)，經(jīng)n+/p+輕摻雜源漏后，選擇....
前段集成工藝（FEOL）-4
在硅表面保留的這一層氧化層，在后續(xù)每步工藝中將發(fā)揮重要的保護(hù)作用。補(bǔ)償側(cè)墻用于隔開(kāi)和補(bǔ)償由于 LDD....
嵌入式源漏選擇性外延（Embedded Source and Drain Selective Epitaxy）
源漏選擇性外延一般采用氮化硅或二氧化硅作為硬掩模遮蔽層，利用刻蝕氣體抑制遮蔽層上的外延生長(zhǎng)，僅在曝露....
應(yīng)變硅（Strained Silicon）
根據(jù)應(yīng)變的作用方向差異，應(yīng)變還可以分為雙軸應(yīng)變（Biaxial Strain，在晶片表面的x和y兩個(gè)....
雙重圖形化技術(shù)（Double Patterning Technology，DPT）
SADP 技術(shù)先利用浸沒(méi)式光刻機(jī)形成節(jié)距較大的線條，再利用側(cè)墻圖形轉(zhuǎn)移的方式形成 1/2 節(jié)距的線條....
鋁/銅互連工藝與雙鑲嵌法（AL/Cu Interconnect and Dual Damascenes）
鋁/銅互連工藝是指將前段工藝制備的晶體管連接起來(lái)的工藝。硅片上的金屬互連工藝過(guò)程是應(yīng)用化學(xué)方法和物理....
接觸孔工藝（Contact Process）
接觸孔工藝是集成電路制造中的關(guān)鍵工藝，也是技術(shù)難度最高的工藝之一。接觸孔的尺寸是集成電路工藝中最小的....
集成電路芯片制造中的3種硅化物工藝介紹
為了降低接觸電阻和串聯(lián)電阻，在集成電路制造中引入了硅化物工藝，業(yè)界先后采用了可規(guī)模生產(chǎn)的 WSi2 ....
高K金屬柵工藝（HKMG）
目前，高K柵介質(zhì)與金屬柵極技術(shù)已廣泛應(yīng)用于 28mmn 以下高性能產(chǎn)品的制造，它在相同功耗情況下可以....
多晶硅柵（Poly-Si Gate）
多晶硅柵光刻工藝使用的光刻機(jī)是同一技術(shù)代集成電路工藝線中最先進(jìn)、最昂貴的設(shè)備，它采用 UV 光源進(jìn)行....
溝道工藝（Channel Process）
溝道工藝是集成電路的核心工藝之一，它確定了場(chǎng)效應(yīng)晶體管的基本特性，如閾值電壓、短溝道特性、噪聲特性、....
模塊工藝——隔離工藝（Isolation）
最早的隔離技術(shù)是 pn 結(jié)隔離，因?yàn)榧由戏聪蚱珘海琾n結(jié)就能起到很好的天然隔離作用。但是，由于其需要....
CMOS集成電路的雙阱工藝簡(jiǎn)析
CMOS 集成電路的基礎(chǔ)工藝之一就是雙阱工藝，它包括兩個(gè)區(qū)域，即n-MOS和p-MOS 有源區(qū)
模塊工藝——雙阱工藝（Twin-well or Dual-Well）
CMOS 集成電路的基礎(chǔ)工藝之一就是雙阱工藝，它包括兩個(gè)區(qū)域，即n-MOS和p-MOS 有源區(qū)，分別....
濕法刻蝕和清洗（Wet Etch and Cleaning）
濕法刻蝕是集成電路制造工藝最早采用的技術(shù)之一。雖然由于受其刻蝕的各向同性的限制，使得大部分的濕法刻蝕....
干法刻蝕和清洗（Dry Etch and Cleaning）
干法刻蝕工藝流程為，將刻蝕氣體注入真空反應(yīng)室，待壓力穩(wěn)定后，利用射頻輝光放電產(chǎn)生等離子體；受高速電子....
外延工藝（Epitaxy）
固相外延，是指固體源在襯底上生長(zhǎng)一層單晶層，如離子注入后的熱退火實(shí)際上就是一種固相外延過(guò)程。離于注入....
化學(xué)機(jī)械拋光工藝（Chemical Mechanical Polishing，CMP）
CMP 所采用的設(shè)備及耗材包括拋光機(jī)、拋光液（又稱研磨液)、拋光墊、拋光后清洗設(shè)備、拋光終點(diǎn)(End....
原子層沉積（Atomic Layer Deposition，ALD）
由于 ALD 技術(shù)逐層生長(zhǎng)薄膜的特點(diǎn)，所以 ALD 薄膜具有極佳的合階覆蓋能力，以及極高的沉積均勻性....
化學(xué)氣相沉積工藝（Chemical Vapor Deposition，CVD）
化學(xué)氣相沉積 (Chemical Vapor Deposition, CVD）是指不同分壓的多種氣相....
物理氣相沉積及濺射工藝（PVD and Sputtering）
物理氣相沉積（Physical Vapor Deposition， PVD)工藝是指采用物理方法，如....
工商網(wǎng)監(jiān)