三星3nm工藝的代工價格沒有相關(guān)的信息，如果按照臺積電與三星之間在4nm工藝上2倍良率的差距來計算，那么三星3納米芯片成本將翻倍，達(dá)到4萬美元！這如此高成本壓力之下，三星3納米芯片將毫無競爭力。 在3納米芯片工藝上，臺積電和三星是唯二的“種子選手”。 由于在4/5nm工藝上糟糕的良品率和表現(xiàn)，三星失去了高通這樣的大客戶的旗艦SoC訂單，為此力圖在3納米芯片上拔得頭籌。今年6月，三星率先宣布量產(chǎn)3納米芯片，不過一直被傳良率偏低。除了一家做礦機(jī)芯片的中國公司試水之外，大型半導(dǎo)體廠商中還在觀望。 近日，有媒體援引知情人士透露，三星正在與5-6家無晶圓廠供應(yīng)商客戶聯(lián)合開發(fā)先進(jìn)芯片，最早將從2024年開始大量供應(yīng)。據(jù)悉，三星將為英偉達(dá)、高通、IBM和百度等客戶量產(chǎn)3納米芯片。不過，相比臺積電2023年大概率將利用3納米工藝為蘋果iPhone 15系列所搭載的A17芯片代工，三星3納米芯片似乎仍相對落后。那么，三星3納米芯片真正良率如何？成本如何？

3納米芯片進(jìn)展到底如何？

從一些公開的信息來看，三星看似在3nm制程節(jié)點上先行一步，但實際生產(chǎn)良率也難盡人意。 據(jù)悉，三星電子3納米芯片首家客戶是來自中國的半導(dǎo)體企業(yè)PanSemi（磐矽半導(dǎo)體），后者據(jù)稱是一家專門生產(chǎn)比特幣挖礦機(jī)芯片的公司。 三星電子量產(chǎn)3納米芯片將使用GAA先進(jìn)工藝和制程，是首家將GAA工藝落地的晶圓代工企業(yè)。GAA先進(jìn)工藝相比現(xiàn)在主流的FinFET工藝，可實現(xiàn)更小的尺寸和更低的功耗。不過，一直有消息稱，三星3納米先進(jìn)工藝，其良率不足以達(dá)到“大規(guī)模制造”的要求，更像是試運營，而不是全面的生產(chǎn)運行。除了PanSemi，很長時間都沒有其他明確的企業(yè)訂單。 而此次三星將利用3納米技術(shù)為英偉達(dá)生產(chǎn)圖形處理器（GPU），為IBM生產(chǎn)中央處理器（CPU），為高通生產(chǎn)智能手機(jī)應(yīng)用處理器，為百度生產(chǎn)云數(shù)據(jù)中心使用的人工智能芯片。 而在未來的技術(shù)路線發(fā)展上，三星電子計劃在2024年推出第二代3nm工藝技術(shù)的半導(dǎo)體芯片（SF3）。三星電子表示，其第二代3nm芯片的晶體管將比第一代3nm芯片小20%，這將為智能手機(jī)、個人電腦、云服務(wù)器和可穿戴設(shè)備帶來更小、更節(jié)能的芯片。 由此可見，盡管三星率先宣布3納米技術(shù)“量產(chǎn)”，但其代工計劃顯然要滯后于臺積電。 值得一提的是，三星還計劃積極爭取美國境內(nèi)晶圓代工市場。除了在德州奧斯汀的工廠，目前還計劃在鄰近泰勒市興建全新工廠，為最新3nm制程技術(shù)提供代工量產(chǎn)資源，預(yù)計在2024年開始運作。這也是三星在2027年將產(chǎn)能提高兩倍以上的目標(biāo)計劃的一部分。 同時，三星也有意通過新建工廠以獲取美國超過520億美元補(bǔ)貼的“芯片法案”的政策補(bǔ)貼，同時也在一定程度上就近配套美國本土客戶芯片代工以及滿足供應(yīng)來源地分散化的供應(yīng)鏈安全的需求。

三星3納米 GAA?制程良率僅20%！

三星方面表示，與最初使用FinFET的5nm工藝相比，第一代3nm GAA工藝節(jié)點在功耗、性能和面積(PPA)方面都有不同程度的改善，面積減少16%，性能提高23%，功耗降低45%。到第二代3nm芯片時，面積減小了35%，性能提高了30%，功耗降低了50%。 不過，根據(jù)ctee的報告，與之前的4/5nm工藝一樣，三星在3nm GAA工藝的生產(chǎn)中也遇到了挫折，良率只有20%！ 如果3納米技術(shù)良率低的問題一直不能得到解決的話，那么三星將在勁敵臺積電失去競爭力，或?qū)⒃僖淮巫暸_積電在3納米上形成壟斷地位。 據(jù)外媒報道，為了克服生產(chǎn)過程中遇到的諸多障礙，三星選擇與美國Silicon Frontline Technology公司合作，協(xié)助其提高3nm GAA工藝的良率。 根據(jù)Silicon Frontline Technology官網(wǎng)信息，該公司位于加利福尼亞州圣何塞，為布局后驗證提供有保證的準(zhǔn)確和有保證的快速電阻、電容、ESD 和熱分析，其產(chǎn)品已被70多家客戶使用，其中包括全球前25家半導(dǎo)體供應(yīng)商中的12家，得到領(lǐng)先代工廠的認(rèn)可和使用，并已用于500多種設(shè)計中。而且，客戶已經(jīng)使用我們的技術(shù)解決了10nm、14nm、28nm、40nm、ADC、Serdes、敏感模擬電路、圖像傳感器、存儲器、定制數(shù)字設(shè)計和電源設(shè)備的問題。 據(jù)悉，靜電放電是晶圓生產(chǎn)過程中產(chǎn)生缺陷的主要原因，也是三星3納米GAA 技術(shù)的良率過低的重要原因之一。而Silicon Frontline Technology公司已經(jīng)藉由水質(zhì)和靜電放電（ESD）預(yù)防技術(shù)降低生產(chǎn)過程中的缺陷，以提高晶圓的生產(chǎn)良率。 雖然三星號稱已經(jīng)透過整合其合作伙伴使用的技術(shù)獲得了積極成果，但實際成果還需要在未來幾個月內(nèi)持續(xù)觀察。 不過，也正是三星在之前4/5納米芯片上的表現(xiàn)，讓更多客戶轉(zhuǎn)向臺積電。比如，近日臺積電取代三星，成功拿下特斯拉輔助駕駛芯片大單。在此之前，特斯拉的主要訂單集中于三星，如特斯拉前一代輔助駕駛芯片采用的14nm技術(shù)主要由三星打造。如果三星不能盡快在3納米芯片上有所建樹，那么其將失去更多，這也將是對其最嚴(yán)峻的考驗。

三星3納米代工成本如何？

除了技術(shù)進(jìn)展和代工計劃之外，3納米技術(shù)代工成本也是很多企業(yè)關(guān)注的重點。 從公開的性能指標(biāo)來看，三星3納米芯片還算不錯，但如果良率偏低，沒法大規(guī)模量產(chǎn)，必然要抬升代工成本。 毫無疑問，更先進(jìn)的工藝制程意味著更高的成本。DigiTimes 11月22日爆料，臺積電采用3nm制程的12英寸晶圓片單價已突破2萬美元，相比7nm制程的價格翻倍，相比5nm制程漲幅也有25%。 今年2月，有傳言稱三星4nm工藝的良率僅35%，這意味著從晶圓上切割下來的芯片裸片（die），只有35%可以通過質(zhì)量控制。相比之下，臺積電4nm工藝的良率可以達(dá)到70%。也就是說，在所有條件相同的情況下，臺積電在同一時間制造的芯片數(shù)量是三星的兩倍。 目前三星3nm工藝的代工價格沒有相關(guān)的信息，如果按照臺積電與三星之間在4nm工藝上2倍良率的差距來計算，那么三星3納米芯片成本將翻倍，達(dá)到4萬美元！這如此高成本壓力之下，三星3納米芯片將毫無競爭力。 目前在代工業(yè)務(wù)方面，三星的市場占比遠(yuǎn)遠(yuǎn)落后于臺積電，后者占據(jù)著全球市場50%以上的份額。然而，未來三星在3納米技術(shù)并非沒有更多機(jī)會，如果其3納米工藝計劃能如期完成，那么將吸引更多的潛在客戶，畢竟任何沒有企業(yè)希望將技術(shù)綁定在“一家獨大”的供應(yīng)商手中，而三星也將在這些企業(yè)分散供應(yīng)鏈風(fēng)險、降低代工成本的訴求下獲得更多的機(jī)會。 在3nm及以下芯片技術(shù)上，三星電子可謂雄心勃勃。10月3日，三星電子在舊金山首次披露未來技術(shù)路線圖，計劃在2023年推出第二代3nm工藝，該工藝在性能上將優(yōu)于第一代，2025年開始量產(chǎn)2nm，進(jìn)一步要在2027年推出1.4nm工藝。但如果三星不能在良率和成本上取得更大的突破，僅在目標(biāo)計劃上作出一些激進(jìn)的計劃，特別是不能將先進(jìn)芯片工藝上的投資轉(zhuǎn)化成實實在在的現(xiàn)金流，那么跟隨臺積電“陪跑”也不能走太遠(yuǎn)。 編輯：黃飛

?