安森美半導(dǎo)體（ON Semiconductor）推出新系列的致能展頻時脈產(chǎn)生器積體電路（IC），管理時脈源的電磁干擾（EMI）及射頻干擾（RFI），為所有依賴于時脈的信號在系統(tǒng)範(fàn)圍內(nèi)降低EMI。

　　P3P8203A LVCMOS峰值EMI降低時脈產(chǎn)生器的目標(biāo)應(yīng)用為顯示卡、計算及消費等應(yīng)用。此元件支援3.3 伏（V）輸入電壓，頻率範(fàn)圍為18 MHz至36 MHz，通過外部電阻模擬控制展頻偏差。系統(tǒng)設(shè)計人員選擇該外部電阻之不同值在輸出提供所想要額度的展頻偏差，便能更靈活地定制應(yīng)用，使在其應(yīng)用中取得達致降低EMI的要求。P3P8203A採用8接腳、2 mm x 2mm x 0.8 mm WDFN封裝，非常適合用于印刷電路板（PCB）空間受限的應(yīng)用。工作溫度範(fàn)圍為0°C至+70°C。

　　P3MS650100H和P3MS650103H LVCMOS峰值EMI降低時脈產(chǎn)生器非常適合用于PCB空間受限的應(yīng)用，如手機和平板電腦等可攜電池供電設(shè)備；在這些應(yīng)用中， EMI/RFI可能是重大挑戰(zhàn)，而遵從EMI/RFIF規(guī)範(fàn)是先決條件。這兩款通用新展頻型時脈產(chǎn)生器採用尺寸僅為1 mm x

　　1.2 mm x 0.8 mm的微型4接腳WDFN封裝，提供業(yè)界最小的獨立式致能方案，用于降低時脈源及源自時脈源的下行時脈和資料信號的EMI/RFI。 P3MS650100H和P3MS650103H支援1.8 V至3.3 V的輸入電壓範(fàn)圍，典型展頻偏差為0.45%至1.4%，減小15 MHz至60 MHz頻率範(fàn)圍之時脈源的EMI/RFI。工作溫度範(fàn)圍為-20oC至+85oC。

　　安森美半導(dǎo)體工業(yè)及時序產(chǎn)品副總裁Ryan Cameron說：「 符合EMI規(guī)範(fàn)同時控制成本及儘量減少PCB占位面積，是可攜及計算應(yīng)用的重大挑戰(zhàn)。我們新的EMI降低IC解決這些挑戰(zhàn)，提供高性價比的方案，降低時脈源及源自時脈源的下行時脈和資料信號的EMI/RFI。設(shè)計工程師在設(shè)計週期及早應(yīng)用這些元件，可無須採用其他方案，也無須加入高成本的額外PCB層或遮罩來處理EMI/RFI問題?！?/p>

　　P3P8203A採用8接腳WDFN封裝，每批量10，000片的單價為0.44美元。P3MS650100H及P3MS650103H採用4接腳WDFN封裝，每批量10，000片的單價為0.24美元。