Globalfoundries技術(shù)長Gary Patton透露，其22FDX全空乏絕緣上覆矽（FD-SOI）制程技術(shù)可望今年稍晚上市，而目前該公司正在開發(fā)后續(xù)制程。

　　晶圓代工業(yè)者Globalfoundries技術(shù)長Gary Patton透露，其22FDX全空乏絕緣上覆矽（fully-depleted silicon-on-insulator，F(xiàn)D-SOI）制程技術(shù)可望今年稍晚上市，而目前該公司正在開發(fā)后續(xù)制程。

　　Globalfoundries聲稱其針對(duì)不同應(yīng)用最佳化的22FDX平臺(tái)四種制程，能提供媲美FinFET技術(shù)的性能與省電效益，而成本則是與平面28納米CMOS制程相當(dāng)；其制程的反偏壓（back-biasing）特性，能供從性能動(dòng)態(tài)改變電晶體運(yùn)作的機(jī)會(huì)，將泄漏電流最小化。

　　不過目前先進(jìn)IC制程仍以FinFET技術(shù)為主流，該制程獲IP供應(yīng)商以及各大晶圓代工業(yè)者擁護(hù)，包括Globalfoundries自己；而三星（Samsung）的晶圓代工廠也有提供28納米FD-SOI制程。

　　Patton在IBM擔(dān)任研究人員多年，是在Globalfoundries收購IBM的半導(dǎo)體業(yè)務(wù)之后加入該公司；他在參加近日于布魯塞爾舉行的年度Imec科技論壇時(shí)，于場邊接受EE Times歐洲版編輯訪問表示：“我們認(rèn)為FinFET與FD-SOI都很適合行動(dòng)應(yīng)用領(lǐng)域?！?/p>

　　根據(jù)Patton指出，其制程技術(shù)研發(fā)始于美國紐約州的Malta晶圓廠，并已經(jīng)轉(zhuǎn)移至德國的Dresden生產(chǎn)線；其良率達(dá)成已經(jīng)比預(yù)計(jì)時(shí)間表提前，目前的焦點(diǎn)集中在建立設(shè)計(jì)IP庫。

　　Globalfoundries正在與一家名為Invecas的IP供應(yīng)商合作，為14納米FinFET制程與22納米FD-SOI制程開發(fā)基礎(chǔ)IP；而Globalfoundries準(zhǔn)備在2016年底為客戶進(jìn)行22FDX制程試產(chǎn)，量產(chǎn)時(shí)程則預(yù)計(jì)在2017年。

　　Patton認(rèn)為，F(xiàn)inFET制程的高驅(qū)動(dòng)電流特性非常適合在大型晶片驅(qū)動(dòng)訊號(hào)線，因?yàn)檫@類晶片需求持續(xù)性能；不過對(duì)于較小型晶片以及對(duì)功耗較敏感的晶片，F(xiàn)D-SOI就是更好的選擇。Patton也指出，F(xiàn)inFET有一種量化驅(qū)動(dòng)機(jī)制（quantized drive regime），開發(fā)工程師必須選擇1個(gè)、2個(gè)甚至更多的鰭（fin），但這并不適合類比或射頻（RF）訊號(hào)。

　　雖然Globalfoundries力捧22FDX制程在物聯(lián)網(wǎng)（IoT）應(yīng)用類比與RF元件生產(chǎn)上的優(yōu)勢，Patton指出該制程也能因應(yīng)數(shù)位IC需求：“有許多行動(dòng)應(yīng)用數(shù)位晶片都是采用65納米與40納米制程，比起將之轉(zhuǎn)移至其他平面制程，例如FD-SOI，改用FinFET制程的成本很高?！?/p>

　　不過Globalfoundries 的FD-SOI制程──起源是IBM的研究案，后來由意法半導(dǎo)體（STMicroelectronics）以及現(xiàn)在的Globalfoundries與三星所擁護(hù)──有個(gè)艱苦的孕育期，在一開始與意法半導(dǎo)體簽署技術(shù)授權(quán)協(xié)議后，又過了四年才于Dresden晶圓廠量產(chǎn)。

　　隨著FD-SOI的潛在設(shè)計(jì)案有可能別抱16納米或是10納米FinFET制程，缺乏技術(shù)藍(lán)圖有可能會(huì)成為FD-SOI的劣勢之一；當(dāng)代IC設(shè)計(jì)牽涉大量的專有IP或是來自第三方合作供應(yīng)商的IP，因此制程的延續(xù)性成為受關(guān)注的重點(diǎn)。

　　對(duì)此Patton表示：“我們下一代的全空乏制程已經(jīng)在Malta進(jìn)行開發(fā)，”但他并未確認(rèn)是哪個(gè)制程節(jié)點(diǎn)；究竟目前最小的制程節(jié)點(diǎn)是多少仍有爭議，例如臺(tái)積電（TSMC）將推出的10納米與7納米制程，元件特征尺寸（feature sizes）分別是20納米與14納米，而以32納米或36納米的間距（pitch）進(jìn)行生產(chǎn)。