在最近舉辦的GSA存儲(chǔ)大會(huì)上，芯片制造業(yè)的四大聯(lián)盟組織-IMEC, ITRI, Sematech以及SEMI都展示了他們各自在基于TSV的3D芯片技術(shù)方面的最新進(jìn)展
2011-04-14 18:38:31
7492 
據(jù)IC Insights發(fā)布的最新2020 McClean報(bào)告顯示，半導(dǎo)體行業(yè)研發(fā)的投入將在2024年出現(xiàn)明顯成效包括轉(zhuǎn)向EUV光刻，低于3納米制程技術(shù)，3D芯片堆疊技術(shù)和先進(jìn)封裝在內(nèi)的技術(shù)挑戰(zhàn)有望
2020-01-31 09:20:347042 3D堆疊、多芯片封裝大家想必都不陌生了，這年頭制造工藝已經(jīng)沒有太多噱頭，有時(shí)甚至性能提升也有限，廠商只好從架構(gòu)上入手。像蘋果的Ultra?Fusion拼接、Graphcore的3D WoW，都是在
2022-04-13 01:06:007527 視為堆疊邏輯與內(nèi)存、3D NAND，甚至可能在高帶寬存儲(chǔ)(HBM)中的多層DRAM堆疊的關(guān)鍵技術(shù)。垂直堆疊使得芯片制造商能夠?qū)⒒ミB間距從35μm的銅微凸點(diǎn)提升到10μm甚至更小。
2025-05-22 11:24:181405 
20nm硅片技術(shù)可支持高密度設(shè)計(jì)和高功效系統(tǒng)的同時(shí)實(shí)現(xiàn)。它可以在單片管芯以及多芯片3D硅片器件中集成規(guī)模更大、更復(fù)雜的硅片功能。 多種系統(tǒng)功能，一種架構(gòu) 您經(jīng)過優(yōu)化的數(shù)字系
2012-09-07 10:43:09730 電子發(fā)燒友網(wǎng)訊【編譯/Triquinne】 ：賽靈思公司（Xilinx）今天發(fā)布公告，宣布其20nm產(chǎn)品系列發(fā)展戰(zhàn)略，包括下一代8系列All Programmable FPGA以及第二代3D IC和SoC。20nm產(chǎn)品系列建立在業(yè)經(jīng)驗(yàn)證
2012-11-14 15:32:291450 20nm能讓我們超越什么？對于像賽靈思（Xilinx）這樣剛剛在28nm上花了巨資量產(chǎn)的公司，為什么又要去追20nm呢？20nm FPGA會(huì)帶給我們什么樣的科技進(jìn)步？20nm FPGA背后到底蘊(yùn)藏了哪些巨大能量？
2013-01-22 08:36:341820 臺(tái)積電（TSMC）的高管對即將來臨的20nm芯片生產(chǎn)與銷售信心滿滿，臺(tái)積電CEO張忠謀上周就曾做過一個(gè)預(yù)測，他說最新的20nm工藝芯片2014年的成績會(huì)比先前28nm芯片頭兩年賣得還要好。
2013-01-23 08:57:451495 臺(tái)積電的20nm芯片生產(chǎn)設(shè)施或?qū)⑴c本月20日開始安裝,有可能在今年第2季度末期拿出20nm SoC產(chǎn)品樣品,正常情況下將在2014年進(jìn)入量產(chǎn)。
2013-04-07 09:41:261214 Altera公司今天宣布，公司展出了業(yè)界首款具有32-Gbps收發(fā)器功能的可編程器件，在收發(fā)器技術(shù)上樹立了另一關(guān)鍵里程碑。此次展示使用了基于TSMC 20SoC工藝技術(shù)的20 nm器件，該成果證實(shí)了20nm硅片的性能。
2013-04-09 10:38:432988 截至2013年會(huì)計(jì)年度，賽靈思不僅囊括七成28納米FPGA的Design Win，整體市占率也沖破50.9%。Robert表示，賽靈思表現(xiàn)亮眼的關(guān)鍵因素在于制程往往領(lǐng)先對手一個(gè)世代，今年在搶先跨入20納米、3D IC制程的優(yōu)勢帶動(dòng)下，領(lǐng)導(dǎo)地位將更趨穩(wěn)固。
2013-05-29 10:11:351324 Mentor CEO認(rèn)為：進(jìn)入20nm、14/16nm及10nm工藝時(shí)代后，摩爾定律可能會(huì)失效，每個(gè)晶體管成本每年的下降速度不到30%，這導(dǎo)致企業(yè)面臨的成本挑戰(zhàn)會(huì)更加嚴(yán)峻。
2013-09-20 10:06:002125 All Programmable FPGA、SoC和3D IC的全球領(lǐng)先企業(yè)賽靈思公司 （Xilinx， Inc. （NASDAQ:XLNX） ）今天宣布推出其20nm All Programmable UltraScale?產(chǎn)品系列，并提供相關(guān)產(chǎn)品技術(shù)文檔和Vivado?設(shè)計(jì)套件支持。
2013-12-10 22:50:331372 有消息稱，這款蘋果A8芯片將會(huì)采用臺(tái)積電的20nm制程工藝。出于貨源穩(wěn)定性的考慮，不會(huì)采用年底更為超前的16nm。盡管16nm的芯片會(huì)在明年正式量產(chǎn)，但是產(chǎn)能和技術(shù)上仍不慎穩(wěn)定。
2013-12-16 08:56:432381 蘋果A7處理器推出后，高通也迅速推出了64位移動(dòng)處理器驍龍410，由于該處理器定位中低端，因此，它的風(fēng)頭反被NVIDIA推出的Tegra K1所搶去。對此，外媒傳來消息稱，高通將在2014年下半年推出高端產(chǎn)品驍龍810，其將采用20nm工藝制造，GPU也升級為Adreno 430。
2014-01-23 09:35:183038 據(jù)報(bào)道AMD明年代號“北極群島”的GPU家族將完全跳過有問題的20nm工藝節(jié)點(diǎn)，北極群島系列GPU將直接采用14nm FinFE工藝生產(chǎn)，希望實(shí)現(xiàn)更高的效率。
2015-04-24 11:15:501352 在歷經(jīng)16nm/14nm閘極成本持續(xù)增加后，可望在10nm時(shí)降低。雖然IBS并未預(yù)期工藝技術(shù)停止微縮，但預(yù)計(jì)試錯(cuò)成本（cost penalty）將出現(xiàn)在采用20nm bulk CMOS HKMG和16/14nm FinFET之際。
2015-06-23 10:39:271563 半導(dǎo)體協(xié)會(huì)理事長盧超群指出，未來半導(dǎo)體將要做3D垂直堆疊，全球半導(dǎo)體產(chǎn)業(yè)未來會(huì)朝向類摩爾定律成長。
2016-06-10 00:14:002696 著稱，三星為了趕超臺(tái)積電選擇直接跳過20nm工藝而直接開發(fā)14nmFinFET工藝，臺(tái)積電雖然首先開發(fā)出16nm工藝不過由于能效不佳甚至不如20nm工藝只好進(jìn)行改進(jìn)引入FinFET工藝，就此三星成功實(shí)現(xiàn)了領(lǐng)先。
2017-03-02 01:04:492107 先進(jìn)封裝從MCM發(fā)展到2.5D/3D堆疊封裝，目前發(fā)展最快的制造商是TSMC。TSMC從Foundry端延伸入2.5D/3D先進(jìn)封裝，稱為3D Fabric。近十年來TSMC的2.5D先進(jìn)封裝技術(shù)
2022-10-26 10:21:375940 3D堆疊像素探測器芯片技術(shù)詳解
2024-11-01 11:08:074435 
3D堆疊將不斷發(fā)展，以實(shí)現(xiàn)更復(fù)雜和集成的設(shè)備——從平面到立方體
2024-09-19 18:27:412348 
3D閃存有著更大容量、更低成本和更高性能的優(yōu)勢，本文介紹了3D閃存的制造工藝與挑戰(zhàn)。
2025-04-08 14:38:392048 
此前曾經(jīng)報(bào)道ARM的下一代架構(gòu)Cortex A15將提供雙倍于Cortex A9的性能，產(chǎn)品采用TSMC的28nm工藝，不過就在今天ARM和TSMC聯(lián)合宣布已經(jīng)成功流片20nm ARM Cortex-A15 MPCore芯片。
2011-10-19 09:10:401873 什么是3D圖形芯片？3D圖像生成算法的原理是什么？
2021-06-04 06:29:06
快速制造優(yōu)勢。采用3D打印技術(shù)制造的原型產(chǎn)品大大縮短了研發(fā)和實(shí)驗(yàn)時(shí)間，加快了企業(yè)研發(fā)生產(chǎn)進(jìn)度，同時(shí)還避免了許多創(chuàng)意想法受限于傳統(tǒng)制造工藝無法實(shí)現(xiàn)的窘境。在這方面，研發(fā)了中國首臺(tái)自產(chǎn)噴頭砂型3D打印機(jī)風(fēng)暴
2018-08-11 11:25:58
浩辰3D作為由浩辰CAD公司研發(fā)的高端3D設(shè)計(jì)軟件，能夠提供更完備的2D+3D一體化解決方案，基于人們的實(shí)際應(yīng)用需求，幫助設(shè)計(jì)師更智能高效地進(jìn)行創(chuàng)新設(shè)計(jì)，以高精確、強(qiáng)交互的設(shè)計(jì)數(shù)據(jù)來銜接工藝制造等
2021-06-04 14:11:29
10nm、7nm等到底是指什么？芯片工藝從目前的7nm升級到3nm后，到底有多大提升呢？
2021-06-18 06:43:04
正在從二維走向三維世界——芯片設(shè)計(jì)、芯片封裝等環(huán)節(jié)都在向3D結(jié)構(gòu)靠攏。晶體管架構(gòu)發(fā)生了改變當(dāng)先進(jìn)工藝從28nm向22nm發(fā)展的過程中，晶體管的結(jié)構(gòu)發(fā)生了變化——傳統(tǒng)的平面型晶體管技術(shù)（包括體硅技術(shù)
2020-03-19 14:04:57
功耗?！ 新一代布線技術(shù)支持快速時(shí)序收斂。 o 增強(qiáng)型邏輯基礎(chǔ)架構(gòu)最大化性能和器件的利用率?！ ∑渌盗刑赜械墓δ馨ǎ骸 多達(dá)440萬個(gè)邏輯單元、采用20nm工藝以及第二代3D IC技術(shù)
2013-12-17 11:18:00
。
叉行片：連接并集成兩個(gè)晶體管NFET和PFET，它們之間同時(shí)被放置一層不到10nm的絕緣膜，放置缺陷的發(fā)生。
CFET：屬于下一代晶體管結(jié)構(gòu)，采用3D堆疊式GAAFET，面積可縮小至原來的50
2025-09-15 14:50:58
三星電子近日在國際學(xué)會(huì)“IEDM 2015”上就20nm工藝的DRAM開發(fā)發(fā)表了演講。演講中稱，三星此次試制出了20nm工藝的DRAM，并表示可以“采用同樣的方法，達(dá)到10nm工藝”。 國際電子器件
2015-12-14 13:45:01
：“BeSang創(chuàng)立于三年前，是家專門做3D IC技術(shù)的公司， BeSang即將實(shí)現(xiàn)單芯片3D IC工藝的商業(yè)化應(yīng)用。通過在邏輯器件頂部使用低溫工藝和縱向存儲(chǔ)設(shè)備，每個(gè)晶圓可以制造更多的裸片，這就是裸片
2008-08-18 16:37:37
如何使用新款TI DLP Pico芯片組實(shí)現(xiàn)高精度臺(tái)式3D打印和便攜式3D掃描？
2021-06-02 06:34:48
達(dá)到300億美元的規(guī)模，2014年更可望成長10%-20%。對此，趙甘鳴預(yù)測，2014年將是晶圓代工產(chǎn)業(yè)20納米技術(shù)與3D NAND起飛量產(chǎn)的一年，3D存儲(chǔ)器的發(fā)展將導(dǎo)致芯片代工企業(yè)的主要支出由光刻向
2014-07-12 17:17:04
像我們看到的Xilinx 28nm Virtex 7 28mm或者20nm 的UltraScale啊。nm在FPGA里面具體指什么呢
2018-10-08 17:18:18
本帖最后由 eehome 于 2013-1-5 10:10 編輯
高清圖詳解英特爾最新22nm 3D晶體管
2012-08-05 21:48:28
臺(tái)積電又跳過22nm工藝 改而直上20nm
為了在競爭激烈的半導(dǎo)體代工行業(yè)中提供最先進(jìn)的制造技術(shù)，臺(tái)積電已經(jīng)決定跳過22nm工藝的研
2010-04-15 09:52:161210 單片型3D技術(shù)實(shí)現(xiàn)的關(guān)鍵在于如何將各層功能單元轉(zhuǎn)換到單片3D堆疊結(jié)構(gòu)之中去，其采用的方法非常類似于Soitec在制作SOI晶圓時(shí)所采用的SMARTCUT技術(shù)
2011-05-04 11:27:212198 
據(jù)臺(tái)灣對外貿(mào)易發(fā)展協(xié)會(huì)(TAITRA)透露，芯片代工巨頭臺(tái)積電（TSMC）有望超過intel，在2011年底推出業(yè)內(nèi)首款采用3-D芯片堆疊技術(shù)的半導(dǎo)體芯片產(chǎn)品。
2011-07-07 09:19:071168 GlobalFoundries日前試產(chǎn)了20nm測試芯片，該芯片采用Cadence，Magma，Mentor Graphics和Synopsys的設(shè)計(jì)工具。此次試制的測試芯片使用了雙重圖形(Double Patterning)，每家EDA合作伙伴都提供了大量的布局
2011-09-01 09:53:111660 Sondrel公司近日將在IIC-China 2012現(xiàn)場展示20nm的模擬和數(shù)碼設(shè)計(jì)技術(shù)。Sondrel在歐洲不同國家，以及以色列和中國有強(qiáng)大的設(shè)計(jì)服務(wù)團(tuán)隊(duì)，包括前端，驗(yàn)證，DFT等全套設(shè)計(jì)服務(wù)。
2012-02-23 09:49:461301 GlobalFoundries 已開始在紐約的 Fab 8 廠房中安裝硅穿孔（TSV）設(shè)備。如果一切順利，該公司希望在2013下半年開始採用 20nm 及 28nm 製程技術(shù)製造3D堆疊晶片。
2012-05-01 10:13:121435 據(jù)報(bào)道，2012年臺(tái)積電準(zhǔn)備為其R&D投入13億美元，作為本年度資本支出預(yù)算中的一部分。去年，臺(tái)積電的R&D預(yù)算首次突破10億美元。而今年多出的30%將會(huì)用于20nm和14nm工藝研發(fā)。20nm工藝預(yù)計(jì)
2012-05-15 10:18:21942 3D已經(jīng)成為半導(dǎo)體微細(xì)加工技術(shù)到達(dá)物理極限之后的必然趨勢，目前正處于3D工藝的探索期。在這一過程中，以及今后在實(shí)現(xiàn)3D工藝的發(fā)展趨勢中，半導(dǎo)體產(chǎn)業(yè)發(fā)展模式到底如何演義，會(huì)
2012-05-15 10:43:251295 據(jù)臺(tái)灣媒體報(bào)道，臺(tái)積電（TSMC）預(yù)計(jì)會(huì)在下月試產(chǎn)20nm芯片制程，即將成為全球首家進(jìn)入20nm技術(shù)的半導(dǎo)體公司。若該芯片試產(chǎn)成功，將超越英特爾（Intel）的22nm制程，拉開與三星電子（
2012-07-18 09:44:331159 本文通過高清圖詳解Intel最新22nm 3D 晶體管 。業(yè)界一直傳說3D三柵級晶體管技術(shù)將會(huì)用于下下代14nm的半導(dǎo)體制造，沒想到英特爾竟提前將之用于22nm工藝，并且于上周四向全世界表示將在
2012-08-03 17:09:18
0 8月14日消息，ARM和芯片工廠Globalfoundries日前宣布，雙方將聯(lián)手研發(fā)20nm工藝節(jié)點(diǎn)和FinFET技術(shù)。 ARM之前和臺(tái)積電進(jìn)行了緊密合作，在最近發(fā)布了若干使用臺(tái)積電28nm工藝節(jié)點(diǎn)制作的硬宏處理
2012-08-14 08:48:11877 Altera公司昨日公開了在其下一代20nm產(chǎn)品中規(guī)劃的幾項(xiàng)關(guān)鍵創(chuàng)新技術(shù)。延續(xù)在硅片融合上的承諾，Altera向客戶提供終極系統(tǒng)集成平臺(tái)，以結(jié)合FPGA的硬件可編程功能、數(shù)字信號處理器和微
2012-09-07 09:25:04881 每一代硅片新技術(shù)既帶來了新機(jī)遇，也意味著挑戰(zhàn)，因此，當(dāng)我們設(shè)計(jì)系統(tǒng)時(shí)，需要重新審視最初所作出的成本和功耗決定。20 nm以及今后的硅片技術(shù)亦是如此。 Altera在 20nm 制造節(jié)點(diǎn)的
2012-09-07 09:41:08703 Mentor Graphics公司日前宣布Calibre LFD（光刻友好設(shè)計(jì)）光刻檢查工具已獲得TSMC的20nm IC制造工藝認(rèn)證。 Calibre LFD可對熱點(diǎn)進(jìn)行識別，還可對設(shè)計(jì)工藝空間是否充足進(jìn)行檢查。光學(xué)臨近校正法
2012-09-29 10:30:462224 電子發(fā)燒友網(wǎng)核心提示 :Mentor Graphics公司日前宣布Calibre LFD（光刻友好設(shè)計(jì)）光刻檢查工具已獲得TSMC的20nm IC制造工藝認(rèn)證。 Calibre LFD可對熱點(diǎn)進(jìn)行識別，還可對設(shè)計(jì)工藝空間是否充足進(jìn)
2012-10-08 16:00:141264 近期，Altera發(fā)布其下一代20nm產(chǎn)品中規(guī)劃的幾項(xiàng)關(guān)鍵創(chuàng)新技術(shù)，延續(xù)在硅片融合上的承諾，克服了20nm設(shè)計(jì)五大挑戰(zhàn)，實(shí)現(xiàn)了系統(tǒng)集成、串行帶寬、DSP性能三大突破。
2012-10-16 11:29:101517 電子發(fā)燒友網(wǎng)核心提示： 本文就可編程邏輯廠商阿爾特拉（Altera）公司首次公開的20nm創(chuàng)新技術(shù)展開調(diào)查以及深入的分析；深入闡述了FPGA邁向20nm工藝，Altera憑借其異構(gòu)3D IC、高速收發(fā)器
2012-11-01 13:48:582580 電子發(fā)燒友網(wǎng)訊：關(guān)于摩爾定律的經(jīng)濟(jì)活力問題，有很多的討論。在過去的一年中，20nm節(jié)點(diǎn)進(jìn)入到這個(gè)辯論的前沿和中心。無論說辭如何，包括賽靈思在內(nèi)的行業(yè)領(lǐng)導(dǎo)在20nm研發(fā)上的積極
2012-11-14 11:19:521661 Xilinx公布其在20nm產(chǎn)品的表現(xiàn)上還將保持領(lǐng)先一代的優(yōu)勢，究竟在20 nm制程上，Xilinx的產(chǎn)品有哪些演進(jìn)使其保持領(lǐng)先競爭對手一代的優(yōu)勢？詳見本文
2013-01-10 09:33:431314 臺(tái)灣半導(dǎo)體制造公司(TSMC)將為蘋果提供AP/ GPU集成的解決方案，并且采用20nm Soc片上系統(tǒng)工藝為蘋果代工。
2013-01-17 20:58:171766 本月25日，2013年3D打印技術(shù)產(chǎn)業(yè)化論壇將于東莞南城天安數(shù)碼城舉行，屆時(shí)，全球頂尖3D打印機(jī)制造商美國Stratasys公司將展出當(dāng)今世界最尖端的3D打印機(jī)及相關(guān)設(shè)備。
2013-04-22 11:37:111488 Programmable器件;發(fā)布行業(yè)第一個(gè)ASIC級可編程架構(gòu)UltraScale?。這些具有里程碑意義的行業(yè)第一發(fā)布，延續(xù)了賽靈思在28nm領(lǐng)域投片首款器件以及在All Programmable SoC、All Programmable 3D IC和SoC增強(qiáng)型設(shè)計(jì)套件上所實(shí)現(xiàn)的一系列行業(yè)第一的優(yōu)勢。
2013-07-09 20:01:504286 基于Wide I/O接口的3D堆疊，在邏輯搭載存儲(chǔ)器設(shè)計(jì)上進(jìn)行了驗(yàn)證 ，可實(shí)現(xiàn)多塊模的整合。它將臺(tái)積電的3D堆疊技術(shù)和Cadence?3D-IC解決方案相結(jié)合，包括了集成的設(shè)計(jì)工具、靈活的實(shí)現(xiàn)平臺(tái)，以及最終的時(shí)序物理簽收和電流/熱分析。
2013-09-26 09:49:201717 017年20nm、16nm及以下的先進(jìn)工藝將成為主流，這對我們設(shè)計(jì)業(yè)、制造業(yè)是一個(gè)很大的啟示：我們怎么樣適應(yīng)全球先進(jìn)工藝。
2013-12-16 09:40:212411 在絕大部分使用電池供電和插座供電的系統(tǒng)中，功耗成為需要考慮的第一設(shè)計(jì)要素。Xilinx決定使用20nm工藝的UltraScale器件來直面功耗設(shè)計(jì)的挑戰(zhàn)，本文描述了在未來的系統(tǒng)設(shè)計(jì)中，使用Xilinx 20nm工藝的UltraScale FPGA來降低功耗的19種途徑。
2018-07-14 07:21:006608 intel的22nm 3D工藝牛，到底牛到什么程度，到底對業(yè)界有神馬影響，俺也搞不太清楚。這不，一封email全搞定了。
2017-02-11 10:47:111694 20nm會(huì)延續(xù)摩爾定律在集成上發(fā)展趨勢，但是要付出成本代價(jià)。2.5D封裝技術(shù)的發(fā)展，進(jìn)一步提高了集成度，但是也增大了成本，部分解決了DRAM總線電源和帶寬問題，在一個(gè)封裝中集成了種類更多的IC。隨著系統(tǒng)性能的提高，這一節(jié)點(diǎn)也增加了體系結(jié)構(gòu)的復(fù)雜度。目前為止，它也是功耗管理最復(fù)雜的節(jié)點(diǎn)。
2017-09-15 09:54:3010 在28nm技術(shù)突破的基礎(chǔ)上，賽靈思又宣布推出基于20nm節(jié)點(diǎn)的兩款業(yè)界首創(chuàng)產(chǎn)品。賽靈思是首家推出20nm商用芯片產(chǎn)品的公司。此外，該新型器件也是賽靈思將向市場推出的首款采用UltraScale技術(shù)
2018-01-12 05:49:451061 層數(shù)的增加也就意味著對工藝、材料的要求會(huì)提高，要想達(dá)到140層堆疊就必須使用新的基礎(chǔ)材料。而且在堆疊層數(shù)增加的時(shí)候，存儲(chǔ)堆棧的高度也在增大，然而每層的厚度卻在縮小，以前的32/36層3D NAND
2018-05-28 16:25:4851340 而且在堆疊層數(shù)增加的時(shí)候，存儲(chǔ)堆棧的高度也在增大，然而每層的厚度卻在縮小，以前的32/36層3D NAND的堆棧厚度為2.5μm，層厚度大約70nm，48層的閃存堆棧厚度為3.5μm，層厚度減少到
2018-06-03 09:50:556262 三維單片堆疊基本上是多芯片堆疊，先將需要高溫工藝的芯片做好，然后將其它已半制造好的芯片以離子切割(ion cut，基本上是氫離子)方式打薄，粘著于原來的芯片之上，繼續(xù)后面的低溫工藝。由于芯片內(nèi)各模塊
2018-08-17 14:54:444930 在近日舉行的英特爾“架構(gòu)日”活動(dòng)中，英特爾不僅展示了基于10納米的PC、數(shù)據(jù)中心和網(wǎng)絡(luò)系統(tǒng)，支持人工智能和加密加速功能的下一代“Sunny Cove”架構(gòu)，還推出了業(yè)界首創(chuàng)的3D邏輯芯片封裝技術(shù)——Foveros。這一全新的3D封裝技術(shù)首次引入了3D堆疊的優(yōu)勢，可實(shí)現(xiàn)在邏輯芯片上堆疊邏輯芯片。
2018-12-14 16:03:409951 在近日舉行的英特爾“架構(gòu)日”活動(dòng)中，英特爾不僅展示了基于10納米的PC、數(shù)據(jù)中心和網(wǎng)絡(luò)系統(tǒng)，支持人工智能和加密加速功能的下一代“Sunny Cove”架構(gòu)，還推出了業(yè)界首創(chuàng)的3D邏輯芯片封裝技術(shù)——Foveros。這一全新的3D封裝技術(shù)首次引入了3D堆疊的優(yōu)勢，可實(shí)現(xiàn)在邏輯芯片上堆疊邏輯芯片。
2018-12-14 15:35:328854 英特爾近日向業(yè)界推出了首款3D邏輯芯片封裝技術(shù)“Foveros”，據(jù)悉這是在原來的3D封裝技術(shù)第一次利用3D堆疊的優(yōu)點(diǎn)在邏輯芯片上進(jìn)行邏輯芯片堆疊。也是繼多芯片互連橋接2D封裝技術(shù)之后的又一個(gè)顛覆技術(shù)。
2018-12-14 16:16:453316 近日，武漢新芯研發(fā)成功的三片晶圓堆疊技術(shù)備受關(guān)注。有人說，該技術(shù)在國際上都處于先進(jìn)水平，還有人說能夠“延續(xù)”摩爾定律。既然3D芯片堆疊技術(shù)有如此大的作用，那今天芯師爺就跟大家一起揭開它的面紗。
2018-12-31 09:14:0034067 關(guān)鍵詞：UltraScale+ , MPSoC , 3D IC 引言 在賽靈思 20nm UltraScale MT 系列成功基礎(chǔ)上，賽靈思現(xiàn)又推出了全新的 16nm UltraScale+ 系列
2018-12-28 00:02:021503 對于目前的高端市場，市場上最流行的2.5D和3D集成技術(shù)為3D堆疊存儲(chǔ)TSV，以及異構(gòu)堆疊TSV中介層。Chip-on-Wafer-on-Substrate（CoWos）技術(shù)已經(jīng)廣泛用于高性能計(jì)算
2019-02-15 10:42:198043 
“臺(tái)積公司是我們在 28nm、20nm 和 16nm 實(shí)現(xiàn)‘三連冠（3 Peat）’成功的堅(jiān)實(shí)基礎(chǔ)。其出色的工藝技術(shù)、3D 堆疊技術(shù)和代工廠服務(wù)，讓賽靈思在出色的產(chǎn)品、優(yōu)異的品質(zhì)、強(qiáng)大的執(zhí)行力以及領(lǐng)先的市場地位上享有了無與倫比的聲譽(yù)。
2019-08-01 09:24:522912 對于3D封裝技術(shù)，英特爾去年宣布了其對3D芯片堆疊的研究，AMD也談到了在其芯片上疊加3D DRAM和SRAM的方案。
2019-08-13 10:27:533414 年初，Intel推出了全新的Foveros 3D立體芯片封裝技術(shù)，首款產(chǎn)品為Lakefield，基于英特爾最新的10nm工藝制造，集成了一個(gè)大核心CPU和四個(gè)小核心CPU，其中大核心
2019-09-03 11:23:004487 困于10nm的Intel也在這方面尋找新的機(jī)會(huì)，其在去年年底的“架構(gòu)日”活動(dòng)中，推出其業(yè)界首創(chuàng)的3D邏輯芯片封裝技術(shù)——Foveros，F(xiàn)overos首次引入3D堆疊的優(yōu)勢，可實(shí)現(xiàn)在邏輯芯片上堆疊
2020-01-28 16:10:004118 賽靈思UltraScale架構(gòu)：行業(yè)第一個(gè)ASIC級可編程架構(gòu)，可從20nm平面晶體管結(jié)構(gòu) （planar）工藝向16nm乃至FinFET晶體管技術(shù)擴(kuò)展，從單芯片（monolithic）到3D IC擴(kuò)展。
2019-12-18 15:30:231310 SIP有多種定義和解釋,其中一說是多芯片堆疊的3D封裝內(nèi)系統(tǒng)集成,在芯片的正方向堆疊2片以上互連的裸芯片的封裝。SIP是強(qiáng)調(diào)封裝內(nèi)包含了某種系統(tǒng)的功能封裝，3D封裝僅強(qiáng)調(diào)在芯片方向上的多芯片堆疊
2020-05-28 14:51:447076 他們未來的3nm工廠，預(yù)計(jì)2022年下半年臺(tái)積電3nm工藝就會(huì)投產(chǎn)。 當(dāng)然隨著半導(dǎo)體工藝的逐漸發(fā)展，工藝的升級也逐漸困難，所需的投入也越來越大，報(bào)團(tuán)合作也越來越多，臺(tái)積電拉了Google和AMD過來合作。 臺(tái)積電正在和Google合作，以推動(dòng)3D芯片制
2020-11-30 15:50:101146 在Intel、臺(tái)積電各自推出自家的3D芯片封裝技術(shù)之后，三星也宣布新一代3D芯片技術(shù)——X-Cube，基于TSV硅穿孔技術(shù)，可以將不同芯片搭積木一樣堆疊起來，目前已經(jīng)可以用于7nm及5nm工藝。
2020-10-10 15:22:582004 根據(jù)報(bào)道，華為將在國內(nèi)建設(shè)一家45nm制程工藝起步的芯片工廠，計(jì)劃在2021年底為物聯(lián)網(wǎng)設(shè)備制造28nm的芯片，并在2022年底之前為5G設(shè)備供應(yīng)20nm的芯片。
2020-11-02 17:41:303542 Integrity 3D-IC 是 Cadence 新一代多芯片設(shè)計(jì)解決方案，它將硅和封裝的規(guī)劃和實(shí)現(xiàn)，與系統(tǒng)分析和簽核結(jié)合起來，以實(shí)現(xiàn)系統(tǒng)級驅(qū)動(dòng)的 PPA 優(yōu)化。 原生 3D 分區(qū)流程可自動(dòng)智能
2021-11-19 11:02:244231 三星3nm芯片量產(chǎn) 2nm芯片還遠(yuǎn)嗎 全球第一款正式量產(chǎn)的3nm芯片即將出自三星半導(dǎo)體了，根據(jù)三星半導(dǎo)體官方的宣布，4D（GAA）架構(gòu)制程技術(shù)芯片正式開始生產(chǎn)。 4D（GAA）架構(gòu)制程是3D
2022-06-30 20:21:522069 目前有多種基于 3D 堆疊方法, 主要包括: 芯片與芯片的堆疊( D2D) 、芯片與圓片的堆疊( D2W ) 以及圓片與圓片的堆疊( W2W) 。
2022-11-01 09:52:512488 在20nm 工藝節(jié)點(diǎn)之后，傳統(tǒng)的平面浮柵 NAND 閃速存儲(chǔ)器因受到鄰近浮柵 -浮柵的耦合電容干擾而達(dá)到了微縮的極限。為了實(shí)現(xiàn)更高的存儲(chǔ)容量，NAND集成工藝開始向三維堆疊方向發(fā)展。在三維NAND
2023-02-03 09:16:5717470 當(dāng)裸片尺寸無法繼續(xù)擴(kuò)大時(shí)，開發(fā)者開始考慮投入對 3D 堆疊裸片方法的研究?？紤]用于 3D 封裝的高端器件已經(jīng)將當(dāng)前的可測試性設(shè)計(jì) (DFT) 解決方案推向了極限。
2023-02-28 11:39:262362 UltraScale是基于20nm工藝制程的FPGA，而UltraScale+則是基于16nm工藝制程的FPGA。
2023-03-09 14:12:548669 我們之前見過的閃存多屬于Planar NAND平面閃存，也叫有2D NAND或者直接不提2D的，而3D 閃存，顧名思義，就是它是立體堆疊的，Intel之前用蓋樓為例介紹了3D NAND，普通NAND是平房，那么3D NAND就是高樓大廈，建筑面積一下子就多起來了，理論上可以無線堆疊。
2023-03-30 14:02:394222 3D NAND閃存是一種把內(nèi)存顆粒堆疊在一起解決2D或平面NAND閃存限制的技術(shù)。這種技術(shù)垂直堆疊了多層數(shù)據(jù)存儲(chǔ)單元，具備卓越的精度，可支持在更小的空間內(nèi)，容納更高的存儲(chǔ)容量，從而有效節(jié)約成本、降低能耗，以及大幅度地提升性能。
2023-06-15 09:37:563209 
有許多外行人認(rèn)為3D打印就是從熱噴嘴中擠出材料并堆疊成形狀，但其實(shí)3D打印遠(yuǎn)不止于此！今天南極熊將介紹七大類3D打印工藝，即使是3D打印小白也能清晰地區(qū)分不同的3D打印工藝。 事實(shí)上，3D 打印也
2023-06-29 15:36:274381 隨著摩爾定律接近物理界限，在3納米以下的先進(jìn)工藝中，能夠負(fù)擔(dān)較高費(fèi)用的顧客受到限制，晶片sip和邏輯芯片的3D堆疊概念正在成為重要的新一代趨勢。
2023-09-11 11:09:582010 Cadence員工MohamedNaeim博士曾在CadenceLIVE歐洲用戶大會(huì)上做過一場題為《2D/3D熱分析和三裸片堆疊設(shè)計(jì)實(shí)現(xiàn)》的演講，本文將詳細(xì)講述該演講內(nèi)容。實(shí)驗(yàn)：兩個(gè)裸片是否優(yōu)于一個(gè)
2023-09-16 08:28:052057 
長期以來，個(gè)人計(jì)算機(jī)都可以選擇增加內(nèi)存，以便提高處理超大應(yīng)用和大數(shù)據(jù)量工作的速度。由于3D芯片堆疊的出現(xiàn)，CPU芯粒也有了這個(gè)選擇，但如果你想打造一臺(tái)更具魅力的計(jì)算機(jī)，那么訂購一款有超大緩存的處理器可能是正確的選擇。
2023-10-15 10:24:232733 
當(dāng)芯片變身 3D 系統(tǒng)，3D 異構(gòu)集成面臨哪些挑戰(zhàn)
2023-11-24 17:51:071969 
在3D實(shí)現(xiàn)方面，存儲(chǔ)器比邏輯更早進(jìn)入實(shí)用階段。NAND閃存率先邁向3D 。隨著目前量產(chǎn)的20-15nm工藝，所有公司都放棄了小型化，轉(zhuǎn)而轉(zhuǎn)向存儲(chǔ)單元的三維堆疊，以提高每芯片面積的位密度。它被稱為“ 3D（三維）NAND ” 。
2023-12-02 16:38:402967 
在半導(dǎo)體行業(yè)的快速發(fā)展歷程中，芯片封裝技術(shù)始終扮演著至關(guān)重要的角色。隨著集成電路設(shè)計(jì)復(fù)雜度的不斷提升和終端應(yīng)用對性能、功耗、尺寸等多方面要求的日益嚴(yán)苛，傳統(tǒng)的2D封裝技術(shù)已經(jīng)難以滿足市場的需求。在此背景下，芯片3D堆疊封裝技術(shù)應(yīng)運(yùn)而生，成為半導(dǎo)體技術(shù)發(fā)展的新里程碑。
2025-02-11 10:53:452819 
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評論