隨著摩爾定律放緩，芯片特征尺寸接近物理極限，先進(jìn)封裝成為提升芯片性能，延續(xù)摩爾定律的重要手段。先進(jìn)封裝是指處于前沿的封裝形式和技術(shù)，通過優(yōu)化連接、在同一個封裝內(nèi)集成不同材料、線寬的半導(dǎo)體集成電路和器件等方式，提升集成電路的連接密度和集成度。

CoWoS是什么？

1 后摩爾時代，先進(jìn)封裝成為提升芯片性能重要解法1.1 摩爾定律放緩，先進(jìn)封裝日益成為提升芯片性能重要手段1.2 先進(jìn)封裝份額占比提升，2.5D/3D 封裝增速領(lǐng)先先進(jìn)封裝1.3 先進(jìn)封裝處于晶圓制造與封測的交叉區(qū)域2 CoWoS：臺積電的 2.5D 先進(jìn)封裝技術(shù)2.1 CoWoS-S：最經(jīng)典的 CoWoS 技術(shù)，以硅基板作為中介層2.2 CoWoS-R：使用 RDL 替代硅作為中介層 2.3 CoWoS-L：使用小芯片和 RDL 作為中介層，融合 CoWoS-S 和 InFO 技術(shù)優(yōu)點(diǎn) 3 超越摩爾（MtM）提速，制造設(shè)備為關(guān)鍵3.1 光刻設(shè)備是超越摩爾的支柱，鍵合設(shè)備推動先進(jìn)封裝3.2 MtM 設(shè)備（W2W 永久鍵合、光刻、臨時鍵合和解鍵合設(shè)備）相關(guān)工藝與流程 3.3 MtM 設(shè)備市場規(guī)模 3.4 MtM 設(shè)備廠商

本文來自“CoWoS（Chip On Wafer On Substrate）是臺積電的一種 2.5D 先進(jìn)封裝技術(shù)，由 CoW 和 oS 組合而來：先將芯片通過 Chip on Wafer（CoW）的封裝制程連接至硅晶圓，再把 CoW 芯片與基板（Substrate）連接，整合成 CoWoS。核心是將不同的芯片堆疊在同一片硅中介層實(shí)現(xiàn)多顆芯片互聯(lián)。在硅中介層中，臺積電使用微凸塊（μBmps）、硅通孔（TSV）等技術(shù)，代替了傳統(tǒng)引線鍵合用于裸片間連接，大大提高了互聯(lián)密度以及數(shù)據(jù)傳輸帶寬。CoWoS 技術(shù)能夠提高系統(tǒng)性能、降低功耗、縮小封裝尺寸，也為臺積電在后續(xù)的封裝技術(shù)保持領(lǐng)先奠定了基礎(chǔ)。

根據(jù)采用的不同的中介層（interposer），臺積電把 CoWoS 封裝技術(shù)分為三種類型——CoWoS-S（Silicon Interposer）、CoWoS-R（RDL Interposer）以及CoWoS-L（Local Silicon Interconnect and RDL Interposer）。

1、CoWoS-S：最經(jīng)典的 CoWoS 技術(shù)，以硅基板作為中介層 CoWoS-S（Silicon Interposer）即 2011 年首次亮相的用硅（Si）襯底作為中 介 層 的 先 進(jìn) 封 裝 技 術(shù) ，提供廣泛的中介層尺寸、HBM 立方體數(shù)量和封裝尺寸，可以實(shí)現(xiàn)大于 2X 的光罩尺寸（1，700mm2），中介層集成了領(lǐng)先的 SoC 芯片和四個以上的HBM2/HBM2E 立方體。在過去，“CoWoS”一般即指以硅基板作為中介層的先進(jìn)封裝技術(shù)。

CoWoS-S 從 2011 年的第一代升級到 2021 年的第五代，第六代技術(shù)有望于2023 年推出，將會在基板上封裝 2 顆運(yùn)算核心，同時可以板載多達(dá) 12 顆 HBM 緩存芯片。第五代 CoWoS-S 技術(shù)使用了全新的 TSV 解決方案，更厚的銅連接線，晶體管數(shù)量是第 3 代的 20 倍。它的硅中介層擴(kuò)大到 2500mm2，相當(dāng)于 3 倍光罩面積，擁有 8 個 HBM2E 堆棧的空間，容量高達(dá) 128 GB。并且，臺積電以 Metal Tim形式提供最新高性能處理器散熱解決方案，與第一代 Gel TIM 相比，封裝熱阻降低至 0.15 倍。

2、CoWoS-R：使用 RDL 替代硅作為中介層 CoWoS-R（RDL Interposer）是使用有機(jī)基板/重新布線層（RDL）替代了硅（Si）作為中介層的先進(jìn)封裝技術(shù)。CoWoS-R 采用 InFO 技術(shù)使用 RDL 作為中介層并為 chiplets 之間的互連提供服務(wù)，特別是在 HBM（高帶寬存儲器）和 SoC 異構(gòu)集成中。RDL 中介層由聚合物和銅走線組成，機(jī)械靈活性相對較高，這種靈活性增強(qiáng)了 C4 接頭的完整性，并允許新封裝可以擴(kuò)大其尺寸以滿足更復(fù)雜的功能需求。

CoWoS-R 技術(shù)的主要特點(diǎn)包括： 1）RDL interposer 由多達(dá) 6L 銅層組成，用于最小間距為 4um 間距（2um 線寬/間距）的布線。 2）RDL 互連提供良好的信號和電源完整性性能，路由線路的 RC 值較低，可實(shí)現(xiàn)高傳輸數(shù)據(jù)速率。共面 GSGSG 和具有六個 RDL 互連的層間接地屏蔽可提供卓越的電氣性能。 3）RDL 層和 C4/UF 層由于 SoC 與相應(yīng)襯底之間的 CTE 不匹配而提供了良好的緩沖效果。C4 凸塊的應(yīng)變能密度大大降低

3、CoWoS-L：使用小芯片和 RDL 作為中介層，融合 CoWoS-S 和 InFO技術(shù)優(yōu)點(diǎn) CoWoS-L（Local Silicon Interconnect and RDL Interposer）是使用小芯片（chiplet）和 RDL 作為中介層（硅橋）的先進(jìn)封裝技術(shù)，結(jié)合了 CoWoS-S 和InFO 技術(shù)的優(yōu)點(diǎn)，具有靈活的集成性。CoWoS-L 使用內(nèi)插器與 LSI（本地硅互連）芯片進(jìn)行芯片間互連，以及用于電源和信號傳輸?shù)?RDL 層，從 1.5 倍 reticleinterposer 尺寸和 1 倍 SoC+4 倍 HBM 立方體開始，并將向前擴(kuò)展，將包絡(luò)擴(kuò)大到更大的尺寸，以集成更多芯片。

CoWoS-L 服務(wù)的主要功能包括： 1）LSI 芯片，用于通過多層亞微米銅線實(shí)現(xiàn)高布線密度晶?；ミB。LSI 芯片可以在每個產(chǎn)品中具有多種連接架構(gòu)（例如 SoC 到 SoC、SoC 到 chiplet、SoC 到HBM 等），也可以重復(fù)用于多個產(chǎn)品。相應(yīng)的金屬類型、層數(shù)和間距與 CoWoS-S 的產(chǎn)品一致。 2）基于成型的中介層，正面和背面具有寬間距的 RDL 層，TIV（通過中介層通孔）用于信號和功率傳輸，可在高速傳輸中提供低高頻信號損失。

編輯：黃飛