初創(chuàng)公司 NEO Semiconductor 表示，其 3D X-DRAM 技術(shù)可以生產(chǎn) 230 層的 128Gbit DRAM 芯片——是當(dāng)前 DRAM 密度的八倍。

NEO 專注于半導(dǎo)體存儲(chǔ)器并開發(fā)了X-NAND技術(shù)，NAND 芯片具有多個(gè)平行平面以加速數(shù)據(jù)訪問——第一代順序?qū)懭霂挒?1,600MBps，第二代為 3,200MBps。它表示全行業(yè)都在努力將 3D 單元帶入 DRAM 的方法，NEO 現(xiàn)在擁有 3D DRAM 技術(shù)。與 3D NAND 一樣，它可以顯著提高 DRAM 密度。

該公司聯(lián)合創(chuàng)始人兼首席執(zhí)行官 Andy Hsu 樂觀地表示：“3D X-DRAM 將是半導(dǎo)體行業(yè)未來絕對(duì)的增長動(dòng)力?！?Hsu 于 1995 年從倫斯勒理工學(xué)院獲得碩士學(xué)位后，在一家未命名的半導(dǎo)體初創(chuàng)公司工作了 16 年。他于 2012 年 8 月創(chuàng)立了 NEO Semiconductor，并擁有 12 項(xiàng)專利。NEO本身擁有23項(xiàng)專利。

他補(bǔ)充說：“今天我可以自信地說，NEO 正在成為 3D DRAM 市場(chǎng)的明顯領(lǐng)導(dǎo)者。與當(dāng)今市場(chǎng)上的其他解決方案相比，我們的發(fā)明非常簡(jiǎn)單，制造和規(guī)?；杀靖汀Ｍㄟ^我們的 3D X-DRAM，業(yè)界有望每十年實(shí)現(xiàn) 8 倍的密度和容量提升。”

NEO 表示，3D X-DRAM 是解決由下一波 AI 應(yīng)用（例如 ChatGPT）驅(qū)動(dòng)的對(duì)高性能和大容量存儲(chǔ)器半導(dǎo)體的需求增長所必需的。

一張圖展示了 3D X-DRAM 的概念：

該概念具有基于無電容器浮體單元 (FBC) 技術(shù)的類 3D NAND DRAM 單元陣列結(jié)構(gòu)。這種 FBC 技術(shù)使用一個(gè)晶體管和零個(gè)電容器將數(shù)據(jù)存儲(chǔ)為電荷。NEO 表示它可以使用當(dāng)前的 3D NAND 類工藝制造，并且只需要一個(gè)掩模來定義位線孔并在孔內(nèi)形成單元結(jié)構(gòu)。這提供了一種高速、高密度、低成本和高產(chǎn)量的制造解決方案，這是一個(gè)重要的主張。

全行業(yè)正在努力將 3D 引入 DRAM。采用 3D X-DRAM 僅涉及利用當(dāng)前成熟的 3D NAND 工藝，這與學(xué)術(shù)論文提出和內(nèi)存行業(yè)研究的許多將 DRAM 遷移到 3D 的替代方案不同。如果沒有 3D X-DRAM，該行業(yè)將面臨潛在的等待數(shù)十年，應(yīng)對(duì)不可避免的制造中斷，并減輕不可接受的產(chǎn)量和成本挑戰(zhàn)。3D X-DRAM 是滿足由 ChatGPT 等下一波人工智能 (AI) 應(yīng)用推動(dòng)的對(duì)高性能和大容量存儲(chǔ)器半導(dǎo)體需求增長的必要解決方案。

Network Storage Advisors 總裁Jay Kramer表示：“從 2D 到 3D 架構(gòu)的發(fā)展為 NAND 閃存帶來了引人注目且極具價(jià)值的優(yōu)勢(shì)，因此在整個(gè)行業(yè)范圍內(nèi)實(shí)現(xiàn) DRAM 的類似發(fā)展是非?？扇〉?。” “NEO Semiconductor 的創(chuàng)新 3D X-DRAM 允許內(nèi)存行業(yè)利用當(dāng)前的技術(shù)、節(jié)點(diǎn)和工藝來增強(qiáng)具有 NAND 類 3D 架構(gòu)的 DRAM 產(chǎn)品。”

據(jù)了解，NEO 將尋求將其技術(shù)授權(quán)給 DRAM 制造公司，例如美光、三星和 SK 海力士。Kioxia 和 Western Digital 等 NAND 制造商也可能獲得許可。

3D-NAND 閃存，探索超過 300 層

在即將舉行的 2023 年 VLSI 技術(shù)和電路研討會(huì)上，多篇論文涵蓋了 3D-NAND 閃存非易失性存儲(chǔ)器。會(huì)議定于 6 月 11 日至 16 日在日本京都舉行。

來自 Kioxia Corp. 的論文 C2-1，“A 1Tb 3b/Cell 3D-Flash Memory of more than 17Gb/mm2 bit Density with 3.2Gbps Interface and 205MB/s Program Throughput”提供了使用 210 個(gè)字線層的單片 1Tbit 存儲(chǔ)器. 這代表了使用 3.2Gbps 讀取接口和每秒 205MB 編程吞吐量進(jìn)行優(yōu)化的練習(xí)。該組件每個(gè)存儲(chǔ)單元存儲(chǔ)三位，并實(shí)現(xiàn)每平方毫米 17Gbits 的密度。

物理 8 平面架構(gòu)實(shí)現(xiàn)了 40 微秒的讀取延遲和每秒 205 字節(jié)的高程序吞吐量。單脈沖雙頻閃技術(shù)將感測(cè)時(shí)間減少了 18%，并有助于實(shí)現(xiàn) 205MB/s 的程序吞吐量。

Kioxia 和長期合作伙伴 Western Digital 的研究人員將提交論文 T7-1 “Highly Scalable Metal Induced Lateral Crystallization (MILC) Techniques for Vertical silicon Channel in Ultra-High (> 300 Layers) 3D Flash Memory”

金屬誘導(dǎo)的橫向結(jié)晶允許在超過 300 層的垂直存儲(chǔ)孔中形成 14 微米長的“通心粉”格式通道。作者描述了最近開發(fā)的鎳吸雜技術(shù)。112 字線分層 3D NAND 閃存在不降低存儲(chǔ)單元可靠性的情況下，讀取噪聲降低了 40% 以上，通道傳導(dǎo)性能提高了 10 倍。

半導(dǎo)體制造設(shè)備供應(yīng)商 Tokyo Electron Ltd. 的一篇論文幫助繪制了一種 400 多層 3D-NAND 閃存的方法，使當(dāng)今的商業(yè)技術(shù)水平翻了一番。

論文 T3-2 是“Beyond 10 micron Depth Ultra-High Speed Etch Process with 84% Lower Carbon Footprint for Memory Channel Hole of 3D NAND Flash over 400 Layers.” Tokyo Electron Miyagi 的作者在本文中討論了一種使用低溫和無碳化學(xué)進(jìn)行高縱橫比孔圖案化的新型蝕刻工藝。作者發(fā)現(xiàn)，可以在大約 33 分鐘的時(shí)間內(nèi)將孔蝕刻到晶圓上 10 微米深。據(jù)說蝕刻剖面非常好。與其他蝕刻工藝相比，溫室氣體排放量減少了 84%。

?

編輯：黃飛

?