日月光的扇出型封裝結(jié)構(gòu)專利，通過偽凸塊增加了第一電子元件和線路層之間的連接強(qiáng)度，減少了封裝件的變形，并且減小了填充層破裂的風(fēng)險(xiǎn)，有效提高扇出型封裝結(jié)構(gòu)的良率。

日月光半導(dǎo)體近日宣布，其先進(jìn)封裝VIPack平臺(tái)，推出業(yè)界首創(chuàng)的FOCoS扇出型封裝技術(shù)，解決了傳統(tǒng)覆晶封裝將系統(tǒng)單芯片（SoC）組裝在基板上的局限性，將兩個(gè)或多個(gè)芯片重組為扇出模組。

在扇出型封裝結(jié)構(gòu)中，尤其是扇出型襯底上芯片（FOCOS）封裝，各材料間熱膨脹系數(shù)（CTE）不匹配，在熱循環(huán)過程中會(huì)產(chǎn)生翹曲，而整體結(jié)構(gòu)無(wú)法直接釋放翹曲所產(chǎn)生的應(yīng)力，因此位于應(yīng)力集中點(diǎn)的電子元件周圍容易產(chǎn)生破裂而直接往下破壞線路層。

為此，日月光于2021年9月17日申請(qǐng)了一項(xiàng)名為“扇出型封裝結(jié)構(gòu)”的發(fā)明專利（申請(qǐng)?zhí)? 20211109373.1），申請(qǐng)人為日月光半導(dǎo)體制造股份有限公司。

圖1 扇出型封裝結(jié)構(gòu)和電子元件的示意圖

圖1為扇出型封裝結(jié)構(gòu)和電子元件的示意圖，其中包括并排設(shè)置的第一電子元件10和第二電子元件12，以及二者下方的線路層14。還包括：填充層16，包覆第一電子元件和第二電子元件，二者通過填充層隔開。填充層包括模制化合物或底部填充膠或粘合層，位于第一電子元件、第二電子元件和線路層之間，第一電子元件的功能凸塊陣列102和偽凸塊104穿過粘合層。填充層和粘合層的熱膨脹系數(shù)不同。粘合層的材料包括聚酰亞胺，在封裝件受熱時(shí)，由于線路層所在的一側(cè)的填充層及粘合層較多，線路層所在的一側(cè)的變形（膨脹）較大。

因此，在線路層所在的一側(cè)的填充層具有破裂的風(fēng)險(xiǎn)。本申請(qǐng)的實(shí)施例的偽凸塊增加了第一電子元件和線路層之間的連接強(qiáng)度，減少了封裝件的變形，并且減小了填充層破裂的風(fēng)險(xiǎn)。

在一些實(shí)施例中，第二電子元件的橫向尺寸大于第一半導(dǎo)體管芯的橫向尺寸。第二電子元件周圍有多個(gè)第一電子元件。第一電子元件是高帶寬存儲(chǔ)器（HBM）管芯，第二電子元件是特定應(yīng)用集成電路(ASIC)芯片，第一電子元件和第二電子元件的熱膨脹系數(shù)不同。

第一電子元件包括：功能凸塊陣列，位于第一電子元件的下表面101的中心處；偽凸塊，位于功能凸塊陣列和第一電子元件的下表面的邊界103之間。第二電子元件和第一電子元件的功能凸塊陣列電連接至線路層，第一電子元件的偽凸塊物理接觸線路層。偽凸塊與邊界之間具有第一距離D1，與功能凸塊陣列之間具有第二距離D2，第一距離D1小于第二距離D2。

第二電子元件的下表面具有第二凸塊122，第二凸塊與偽凸塊之間具有第三距離D3，第一距離D1與第三距離D3的比值位于0至0 .5的范圍內(nèi)。第一電子元件和第二電子元件之間的間距拉大，降低了應(yīng)力集中導(dǎo)致的底膠（填充層）破裂問題。

簡(jiǎn)而言之，日月光的扇出型封裝結(jié)構(gòu)專利，通過偽凸塊增加了第一電子元件和線路層之間的連接強(qiáng)度，減少了封裝件的變形，并且減小了填充層破裂的風(fēng)險(xiǎn)，有效提高扇出型封裝結(jié)構(gòu)的良率。

日月光為全球領(lǐng)先半導(dǎo)體封裝與測(cè)試制造服務(wù)公司，提供芯片前段測(cè)試及晶圓針測(cè)至后段封裝、材料及成品測(cè)試的一元化服務(wù)。日月光提供完善的電子制造整體解決方案，以卓越技術(shù)及創(chuàng)新思維服務(wù)半導(dǎo)體、電子與數(shù)字科技市場(chǎng)。

審核編輯：湯梓紅