整個全球存儲市場對更高密度的NAND閃存需求不斷增長。目前，這一需求已經(jīng)通過許多發(fā)展得到滿足，不僅當(dāng)今的閃存控制器的功能，還有特別是3D NAND架構(gòu)，這一直是過去十年存儲討論和發(fā)展的中心。

隨著工業(yè)物聯(lián)網(wǎng)（IIoT），智能工廠，自動駕駛汽車和其他數(shù)據(jù)密集型應(yīng)用程序繼續(xù)受到關(guān)注，這些高要求的應(yīng)用程序?qū)?shù)據(jù)存儲的規(guī)定變得越來越具有挑戰(zhàn)性。盡管與傳統(tǒng)的HDD相比仍存在價格優(yōu)勢，但3D架構(gòu)的發(fā)展將閃存存儲擴(kuò)展到更廣闊的市場，因為它具有更高的可擴(kuò)展性和可負(fù)擔(dān)性。

3D技術(shù)：浮柵與電荷陷阱技術(shù)

自從1980年代SLC閃存的2D平面景觀問世以來，閃存驅(qū)動器一直在使用浮柵技術(shù)。3D技術(shù)將事物推向了三維，并帶來了新的挑戰(zhàn)，且回歸諸如電荷陷阱之類的編程技術(shù)，供應(yīng)商開始重新考慮企業(yè)級固態(tài)硬盤。雖然大多數(shù)3D制造商現(xiàn)在已轉(zhuǎn)向電荷陷阱技術(shù)以實現(xiàn)更好的耐用性和可擴(kuò)展性，但平面技術(shù)主要仍使用浮柵技術(shù)來存儲數(shù)據(jù)。

有人認(rèn)為，基于電荷陷阱技術(shù)的NAND閃存不易受到損壞和泄漏的物理影響。這直接影響錯誤率以及驅(qū)動器上剩余的程序/擦除（P/E）周期等方面。但是，尤其是在較高溫度下，電荷陷阱還面臨著自身在數(shù)據(jù)保存方面的挑戰(zhàn)，在汽車領(lǐng)域中這是相當(dāng)重要的一個問題，因為質(zhì)量要求的標(biāo)準(zhǔn)是能禁得起高溫。

FIG： 浮柵的簡單示意圖

無論電荷陷阱技術(shù)還是浮柵技術(shù)，從任何特定主機(jī)系統(tǒng)發(fā)送到NAND閃存的數(shù)據(jù)都需要由閃存控制器進(jìn)行管理。這就是為什么高度可靠的控制器是高性能系統(tǒng)不可或缺的一部分。3D架構(gòu)為實現(xiàn)高密度閃存提供途徑，但是基于此技術(shù)的存儲應(yīng)用現(xiàn)在對更高級別的可靠性和數(shù)據(jù)保存的需求日益增長，而這只能通過高端控制器才能實現(xiàn)。最終，選擇閃存控制器是獲得更大耐用性和壽命的關(guān)鍵。

為什么選擇3D技術(shù)：擴(kuò)展的經(jīng)濟(jì)性

硅制造的經(jīng)濟(jì)性基于以下事實：在特定的技術(shù)規(guī)模下，加工晶圓的成本是固定的。由于較小的流程需要不同的設(shè)備，因此加工成本存在差異。但是，每個硅芯片的成本幾乎完全取決于其尺寸。最終可以安裝在晶圓上的設(shè)備越多，每個芯片的成本就越低。存儲的經(jīng)濟(jì)性主要是關(guān)于降低每位成本。對于存儲設(shè)備，這意味著在特定大小的芯片上存儲更多位。

顯而易見的解決方案是使存儲單元更小。閃存已從120奈米制造發(fā)展到如今使用的14或15奈米。這種擴(kuò)展使容量增加大約100的系數(shù)（因此降低了每位成本）。然而，我們的半導(dǎo)體制程就要到達(dá)擴(kuò)展的極限。

另一種方法是在每個存儲單元中存儲更多數(shù)據(jù)位。最初的單級單元變?yōu)槎嗉墕卧∕LC），它在每個單元中存儲四個不同層級的電荷，相當(dāng)于兩個數(shù)據(jù)位。從那時起，閃存被設(shè)計為在每個單元中存儲三位（三級單元，TLC）和四位（四級單元，QLC）。這種方法存在一些問題：需要更精確地控制和測量存儲的電荷，這會使讀取和寫入速度稍慢，并且更容易出錯。然而，密度的提高和每位成本的相應(yīng)減少，使其在一些應(yīng)用中還是相當(dāng)合算。

為了滿足存儲密度增加的需求，閃存制造商現(xiàn)在已經(jīng)進(jìn)入了三維領(lǐng)域。在3D架構(gòu)中，多層存儲單元被構(gòu)建在硅中創(chuàng)設(shè)三維結(jié)構(gòu)。這樣可以為相同的表面積提供更多的存儲空間。通過在硅中垂直構(gòu)建單元層來制造3D架構(gòu)。這需要更復(fù)雜的制程，但是它可以大大增加存儲密度，且避開與較小的特征尺寸有關(guān)的問題。

重要的是要認(rèn)識到，更加復(fù)雜的制程被存儲密度的增加所抵消。例如，即使該過程使芯片成本增加一倍，將存儲密度提高10或100倍，也可以顯著降低每位成本。

未來將如何發(fā)展

當(dāng)前的3D架構(gòu)最多使用176層。盡管目前似乎對層數(shù)沒有任何嚴(yán)格的物理限制，但要超出此范圍，可能需要結(jié)合使用不同的開發(fā)方法，以將3D模具彼此堆疊。最近的文章討論了行業(yè)領(lǐng)導(dǎo)者計劃在晶圓制程中堆疊兩個128層以實現(xiàn)256層的方法。

過去十年來3D架構(gòu)的發(fā)展使得大容量閃存驅(qū)動器在全球更容易實現(xiàn)。盡管性能，壽命以及讓更高密度單元（TLC，QLC）更加可靠的能力，受益于這項技術(shù)，但它同時伴隨著復(fù)雜且昂貴的制程。

結(jié)論

盡管這些制程已被存儲密度的增加所抵消，但更高密度單元結(jié)構(gòu)的轉(zhuǎn)變，在發(fā)展存儲系統(tǒng)中所選的NAND閃存的全部潛力，已經(jīng)使得對于更高質(zhì)量的閃存控制器的需求更加不可或缺。當(dāng)考慮整個數(shù)據(jù)存儲領(lǐng)域中截然不同的用例時，這一籠統(tǒng)的聲明就顯得尤為重要：從移動設(shè)備中的消費(fèi)者級eMMC到服務(wù)器場中的高性能SSD，再到工業(yè)自動化工廠中的安全驅(qū)動PLC。每個用例都有不同的需求，為了更好地了解3D NAND閃存如何有益于存儲系統(tǒng)，我們建議可以聯(lián)系能夠詳細(xì)解釋這一點(diǎn)的閃存控制器供應(yīng)商。

Lena Harman